El director ejecutivo de Kepler Computing presenta una interesante hoja de ruta para mejorar la eficiencia de los chips de próxima generación:
Primera ola: apilamiento 3D agresivo, más allá de HBM. En lugar de cambios radicales de materiales, apilar silicio verticalmente para reducir la latencia de interconexión y el consumo de energía. Piensa en chiplets llevados al extremo: lógica, memoria y componentes analógicos, todos estrechamente superpuestos.
Segunda ola: integración multimaterial. Una vez que se haya llevado al máximo la arquitectura 3D, incorporarán semiconductores compuestos (GaN, InP, etc.) para aumentar la eficiencia energética en otro orden de magnitud.
La idea: primero, una evolución con 3D; después, materiales revolucionarios. Una vía práctica frente a apuestas audaces por sustratos completamente nuevos. Si lo consiguen, esto podría cerrar la brecha entre los límites actuales de escalado de los nodos y las exóticas tecnologías del futuro, sin jugárselo todo a una ciencia de materiales aún sin demostrar.
Primera ola: apilamiento 3D agresivo, más allá de HBM. En lugar de cambios radicales de materiales, apilar silicio verticalmente para reducir la latencia de interconexión y el consumo de energía. Piensa en chiplets llevados al extremo: lógica, memoria y componentes analógicos, todos estrechamente superpuestos.
Segunda ola: integración multimaterial. Una vez que se haya llevado al máximo la arquitectura 3D, incorporarán semiconductores compuestos (GaN, InP, etc.) para aumentar la eficiencia energética en otro orden de magnitud.
La idea: primero, una evolución con 3D; después, materiales revolucionarios. Una vía práctica frente a apuestas audaces por sustratos completamente nuevos. Si lo consiguen, esto podría cerrar la brecha entre los límites actuales de escalado de los nodos y las exóticas tecnologías del futuro, sin jugárselo todo a una ciencia de materiales aún sin demostrar.