ChangXin Memory $CXMT anunció una arquitectura DRAM de 4F² que utiliza transistores verticales de compuerta envolvente, con el objetivo de lanzar RDIMM DDR5 para servidores a finales de 2026. En comparación con el estándar de 6F², el área teórica de las celdas de memoria podría reducirse alrededor de un 30%, pero eso no significa que el costo del chip completo vaya a bajar directamente un 30%.
Si aumenta la oferta y bajan los precios, DELL, HPQ y Lenovo podrían aliviar la presión sobre sus costos; los fabricantes chinos de equipos NAURA y AMEC también podrían beneficiarse de la expansión de capacidad.
Este avance arquitectónico merece atención, pero aún debe superar tres pruebas: rendimiento, producción en volumen y certificación de clientes. La intensificación de la competencia en DRAM convencional tampoco permite concluir directamente que la ventaja de HBM4 haya desaparecido. De cara al futuro, habrá que seguir de cerca el envío de muestras y las certificaciones a finales de año, sin contabilizar los objetivos tecnológicos como si ya fueran grandes volúmenes de suministro.
Si aumenta la oferta y bajan los precios, DELL, HPQ y Lenovo podrían aliviar la presión sobre sus costos; los fabricantes chinos de equipos NAURA y AMEC también podrían beneficiarse de la expansión de capacidad.
Este avance arquitectónico merece atención, pero aún debe superar tres pruebas: rendimiento, producción en volumen y certificación de clientes. La intensificación de la competencia en DRAM convencional tampoco permite concluir directamente que la ventaja de HBM4 haya desaparecido. De cara al futuro, habrá que seguir de cerca el envío de muestras y las certificaciones a finales de año, sin contabilizar los objetivos tecnológicos como si ya fueran grandes volúmenes de suministro.