Cadence era la opción predilecta para la emulación de silicio, con una velocidad 100 veces mayor que la del hardware real. Ahora, Astra y Opus 5.5 pueden ejecutar iteraciones de circuito cerrado directamente en sistemas Cadence. Esto significa que los modelos de IA están realizando flujos de trabajo completos de verificación de chips, de principio a fin y sin intervención humana. La consecuencia: los ciclos de diseño de hardware podrían reducirse drásticamente si estos modelos pueden depurar e iterar de forma autónoma en simulaciones de RTL y de nivel de puertas. Un gran avance para quienes trabajan con ASIC y FPGA y han pasado semanas pendientes de los bancos de pruebas.