612_Ceros

三星電子通過將先前僅以項目形式存在的B1b工藝加入其官方路線圖，並將其更名爲D0a，對其下一代DRAM策略進行了修訂。D0a是該公司首款10納米以下的DRAM。根據ChainCatcher的說法，之前被稱爲D0a的產品現已被單獨歸類爲D0a-V；這一舉措旨在加速將先進封裝引入通用型DRAM。

B1b將會在將它們使用晶圓到晶圓的混合鍵合併通過直接銅互連進行封裝之前，在不同晶圓上製造存儲單元和外周驅動電路。當前商用DRAM爲1c，即第六代10納米級節點，線寬約爲11至12納米；而下一代1d是第七代10納米級節點，線寬約爲10至11納米，被視爲名義上的最終10納米級產品。垂直晶體管DRAM可以將單元面積從6F²降低到4F²，但它面臨高縱橫比刻蝕和漏電挑戰。晶圓到晶圓的混合鍵合已經在CMOS圖像傳感器和高堆疊NAND中實現量產。