Đi loanh quanh một vòng thấy chỉ có người gọi lệnh và người công bố lệnh, hoàn toàn không có ai giải thích rõ ràng toàn bộ chuỗi cung ứng HBM. Chỉ khi hiểu được chuỗi cung ứng thì mới biết cái gì có thể mua, cái gì không thể mua? Hôm nay mình đến đây để giúp mọi người hiểu rõ hơn.
HBM là gì?
HBM có tên tiếng Trung là bộ nhớ băng thông cao, thông qua lỗ thông silicon (TSV) để xếp chồng nhiều lớp DRAM theo chiều dọc, đạt được băng thông bộ nhớ cực cao và độ trễ thấp, cung cấp khả năng xử lý dữ liệu khổng lồ cho các GPU AI như NVIDIA, vượt qua rào cản 'bức tường bộ nhớ' truyền thống.
Công nghệ cốt lõi của HBM là gì?
Nói đơn giản, HBM là công nghệ xếp chồng nhiều lớp chip DRAM lại với nhau. Quy trình quan trọng nhất ở đây là TSV (lỗ thông silicon), và lỗ TSV này không chỉ đơn thuần là khoan bằng laser, mà là sử dụng khí ăn mòn để liên tục ăn mòn silicon, khoan lỗ và bơm đồng vào chip; sau đó, lớp đồng được bơm sẽ được phủ một lớp thiếc (các điểm nhô lên nhỏ), lúc này có thể xếp chồng nhiều chip lại với nhau.
Trong quá trình này, quan trọng nhất có bốn phần:
Thiết kế và sản xuất HBM: do chính SK Hynix, Micron và Samsung Electronics tự làm.
Thiết bị khoan TSV: Ứng dụng vật liệu $AMAT, nghiên cứu Lam (LRCX) độc quyền
Vật liệu khắc/ lắng đọng/ đánh bóng: Integ... (英特格)
$ENTG
Card đầu dò kiểm tra HBM: FormFactor$FORM (đối tác hợp tác sâu của Hynix)
Nhưng chỉ xếp chồng thôi thì ngoài điểm nối micro-bump ra các phần còn lại đều bị treo, khá mong manh. Để gia cố và tản nhiệt, hiện ba nhà cung cấp lớn có 2 phương án:
SK Hynix làm trước bằng cách xếp chồng tổng thể, sau đó đưa toàn bộ HBM vào khuôn và rót nhựa epoxy dạng lỏng vào để lấp đầy các khe hở. Tiếp theo, gia nhiệt và ép áp lực để nhựa epoxy đông cứng.
Samsung và Micron thì giữa hai lớp chip thêm một lớp màng mỏng polymer. Khi gia nhiệt và ép áp lực, màng tại các điểm micro-bump sẽ tan chảy để hoàn tất việc hàn, rồi sau khi làm nguội thì màng đông cứng lại. Sau đó lặp đi lặp lại không ngừng để xếp chồng từ trên xuống.
Trong hai phương án này thì SK Hynix là tốt nhất, vì khi hàn micro-bump không có gì khác can thiệp, nên tốc độ sản xuất và tỷ lệ hàng đạt sẽ tốt hơn rất nhiều.
Về tản nhiệt, SK Hynix cũng trộn thêm các hạt có tính dẫn nhiệt cao vào nhựa epoxy, tương đương với việc biến nhựa epoxy thành một dạng giống như silicon-grease (mỡ silicon). Hiệu suất tản nhiệt của SK Hynix cao gấp đôi của Samsung, vậy nên tại sao thị phần của Hynix có thể đạt 50%.
Vì vậy nếu đó là ADR của Hynix thì trong tay có MU thì đổi thẳng sang Hynix.
Tích hợp và đóng gói HBM — CoWos
Sau khi chế tạo xong HBM thì đến công đoạn kết nối với GPU. Phần kết nối này, trước đây mạch điện bảng mạch in (PCB) sẽ dùng khắc để tạo đường dẫn kết nối giữa chip và chip. Nhưng đường truyền thông giữa HBM và GPU rất đồ sộ, nên mật độ mạch của bảng mạch thông thường căn bản không làm được đến mức đó. Vì vậy TSMC
$TSM
Và từ đó họ đã đưa ra một phương pháp đóng gói 2.5D gọi là CoWos.
Nguyên lý là dùng máy quang khắc khắc trực tiếp mạch kết nối giữa HBM và GPU trên một tấm wafer silicon lớn (khoảng hở giữa các đường mạch có thể đạt 0,8～2μm). Sau đó hàn trực tiếp hai loại chip với nhau. Cách này vừa đáp ứng băng thông cao vừa tạo độ trễ thấp. H100 và B200 của NVIDIA đều dùng phương pháp này
CoPos là gì vậy?
Nói đơn giản là hiện tại tấm wafer silicon rất đắt và đa phần chỉ là dạng tròn, trong khi các chip chủ đạo lại là hình vuông. Do đó, cắt wafer silicon hình tròn sẽ rất lãng phí. Vì vậy, đã có người đề xuất sắp xếp chip theo một “lớp nền RDL dạng bảng” vuông thay cho lớp silicon trung gian tròn ban đầu. Việc này tăng cường cách bố trí liên kết mạch giữa các lớp dẫn điện và vật liệu khác nhau. Do đưa vào vật liệu mới như thủy tinh hoặc sapphire, kích thước dạng vuông có thể đóng gói nhiều chip, tích hợp chip có kích thước khác nhau; đồng thời hỗ trợ khẩu độ quang lớn hơn, giảm vấn đề cong vênh càng rõ khi chip càng lớn.
Nhưng mật độ liên kết hiện tại tương đối yếu hơn. Công cụ cấp độ bảng và tỷ lệ đạt (yield) vẫn đang phát triển, còn trong giai đoạn thử nghiệm/sẽ đưa vào. Không giống như CoWoS đã hoàn toàn trưởng thành và sản xuất hàng loạt.
Các công nghệ advanced đóng gói này chủ yếu dựa vào TSMC $TSM và $AMKR.
, vào ngày 16 tháng 6, hai công ty này cũng ký hợp đồng dài hạn 10 năm, chứng minh rằng năng lực sản xuất của phần này thực sự là không đủ
CoWoS là công nghệ chủ lực hiện nay (2.5D). CoPoS + nền kính là hướng thế hệ tiếp theo cho các sản phẩm kích thước lớn. $TSM thông qua nền tảng 3DFabric để linh hoạt kết hợp chúng, bao quát toàn diện nhu cầu đóng gói từ AI đến thiết bị di động
Hiện tại hướng thiết bị khoan TSV, kiểm tra HBM và CoWos vẫn còn rất nhiều cơ hội.
Chỉ là phân tích cá nhân, không phải lời khuyên đầu tư. DYOR～