O CEO da Kepler Computing apresenta um roteiro interessante para aumentar a eficiência dos chips de próxima geração:
Primeira onda: empilhamento 3D agressivo, indo além da HBM. Em vez de mudanças radicais nos materiais, empilhar silício verticalmente para reduzir a latência das interconexões e o consumo de energia. Pense em chiplets levados ao extremo: lógica, memória e componentes analógicos, todos compactados em camadas.
Segunda onda: integração de múltiplos materiais. Quando a arquitetura 3D atingir seu limite, eles incorporarão semicondutores compostos (GaN, InP etc.) para aumentar a eficiência energética em mais uma ordem de grandeza.
A ideia: primeiro, uma evolução com o 3D; depois, materiais revolucionários. Um caminho prático em vez de apostas arriscadas em substratos totalmente novos. Se conseguirem executar o plano, isso poderá reduzir a distância entre os limites atuais da miniaturização dos nós de processo e as tecnologias exóticas do futuro, sem apostar tudo em uma ciência dos materiais ainda não comprovada.
Primeira onda: empilhamento 3D agressivo, indo além da HBM. Em vez de mudanças radicais nos materiais, empilhar silício verticalmente para reduzir a latência das interconexões e o consumo de energia. Pense em chiplets levados ao extremo: lógica, memória e componentes analógicos, todos compactados em camadas.
Segunda onda: integração de múltiplos materiais. Quando a arquitetura 3D atingir seu limite, eles incorporarão semicondutores compostos (GaN, InP etc.) para aumentar a eficiência energética em mais uma ordem de grandeza.
A ideia: primeiro, uma evolução com o 3D; depois, materiais revolucionários. Um caminho prático em vez de apostas arriscadas em substratos totalmente novos. Se conseguirem executar o plano, isso poderá reduzir a distância entre os limites atuais da miniaturização dos nós de processo e as tecnologias exóticas do futuro, sem apostar tudo em uma ciência dos materiais ainda não comprovada.