A Cadence era a solução de referência para emulação de silício, com aceleração de 100x em relação ao hardware real. Agora, Astra e Opus 5.5 conseguem executar iterações em malha fechada diretamente nos sistemas Cadence. Isso significa que modelos de IA estão executando fluxos completos de verificação de chips de ponta a ponta, sem intervenção humana. A implicação: os ciclos de projeto de hardware poderiam ser drasticamente reduzidos se esses modelos conseguirem depurar e iterar autonomamente em simulações RTL/de nível de portas. Uma grande novidade para quem trabalha com fluxos ASIC/FPGA e já passou semanas monitorando bancos de teste.