TLDR
As ações da Synopsys caíram 1,63% para US$ 394,68 depois que a empresa revelou um marco de 3D PCIe 6.0.
A Synopsys validou desempenho PCIe 6.0 de 64 GT/s em um novo projeto de chips empilhados (stacked-die).
A arquitetura 3D mira aceleradores de IA, sistemas de HPC e grandes data centers.
A Synopsys diz que o design oferece maior largura de banda, menor latência e mais eficiência.
O marco amplia a expertise da Synopsys em PCIe para avançados empacotamentos multi-die.
As ações da Synopsys, Inc. (SNPS) caíram 1,63% para US$ 394,68 depois que a empresa revelou um importante marco de 3D PCIe 6.0. A demonstração leva conectividade PCIe de alta velocidade para projetos de chips empilhados (stacked-die) feitos para sistemas de computação exigentes. A Synopsys pretende apoiar chips de IA mais rápidos, plataformas de HPC, produtos de armazenamento e infraestrutura de data centers.
A Synopsys Avança a Conectividade 3D PCIe 6.0
A Synopsys demonstrou o funcionamento do PCIe 6.0 a 64 GT/s em uma arquitetura de chip empilhada, face a face. O projeto entregou largura de banda chegando a 128 GB/s por meio de uma configuração de oito pistas usando sinalização PAM4. Portanto, o teste levou a conectividade PCIe além de layouts convencionais de chip em duas dimensões.
A empresa usou um PHY PCIe 6.0 de 5 nanômetros adaptado para a tecnologia de circuito integrado tridimensional. A Synopsys construiu o chip de teste a partir de uma implementação existente do PCIe 6.0 e adicionou mudanças para dies empilhados. Os testes de silício confirmaram que a tecnologia operou com sucesso após o empacotamento, inicialização e medição.
A demonstração também mostrou que o desempenho do receptor excedeu em larga margem os requisitos de bit-error do PCIe 6.0. Enquanto isso, a arquitetura encurtou as conexões entre dies separados em comparação com a tradicional embalagem lado a lado. Essa estrutura pode suportar maior largura de banda, menor latência, melhor integridade de sinal e maior densidade de computação.
Empacotamento 3D Mirando Sistemas de IA e Data Center
Os processadores modernos de IA cada vez mais combinam funções especializadas em vários dies, em vez de depender de um único chip grande. Como resultado, os projetistas de chips precisam de links mais rápidos entre componentes de computação, memória, rede e armazenamento. A Synopsys posicionou sua demonstração mais recente como uma opção para atender a essas crescentes demandas de conectividade.
A tecnologia pode suportar aceleradores de IA, processadores de alto desempenho, SmartNICs, DPU s, controladores de armazenamento e switches de data center. Também pode suportar sistemas que usam conectividade Compute Express Link para expansão de memória e aceleradores. A Synopsys está estendendo a tecnologia de interface existente para plataformas multi-die mais complexas.
A embalagem tridimensional cria desafios técnicos porque os engenheiros precisam gerenciar o comportamento elétrico entre componentes empilhados. A Synopsys abordou o posicionamento de TSV, a interação entre dies, indutores, desempenho de sinal e modelagem completa da pilha durante o desenvolvimento. A empresa também trabalhou para limitar adições desnecessárias de TSV, mantendo o desempenho do PCIe 6.0.
A Synopsys se Baseia em uma Longa História de Desenvolvimento do PCIe
A Synopsys desenvolveu tecnologias PCIe há mais de duas décadas, em várias gerações do padrão. Seu portfólio inclui tecnologia PHY, controladores digitais, componentes de segurança, sistemas de verificação e ferramentas de testes de interoperabilidade. A empresa apoiou cerca de 4.000 tapes-outs de clientes em sete gerações do PCI Express.
O projeto mais recente conectou aquele que estabeleceu o portfólio PCIe com a mudança da indústria de semicondutores em direção a arquiteturas multi-die. A Synopsys combina software de projeto eletrônico com tecnologias de interface para empacotamento avançado e integração heterogênea. Essas ferramentas apoiam o planejamento de arquitetura, a otimização de pacote, o desenvolvimento de software, a validação de sistema e a análise de manufatura.
O marco também fortalece a posição da Synopsys no mercado em expansão de empacotamento avançado de semicondutores. Sistemas de IA e HPC continuam exigindo mais largura de banda, enquanto potência e espaço físico permanecem restrições importantes de projeto. Agora, a Synopsys oferece um caminho validado de PCIe 6.0, projetado especificamente para arquiteturas emergentes de chip tridimensional.
A postagem “Ações da Synopsys, Inc. (SNPS): Alvo de avanços em 3D PCIe 6.0 para chips de IA” apareceu primeiro no Blockonomi.