Passei uma volta e vi que só tem gente fazendo recomendações e postando compras, mas ninguém explica claramente todo o ecossistema/ cadeia da indústria de HBM. Só entendendo a cadeia é que dá para saber o que pode comprar e o que não pode, certo? Hoje eu vou dar uma geral para esclarecer.

O que é HBM?

HBM em chinês chama-se memória de alta largura de banda. Por meio de vias de silício através (TSV), a memória DRAM em camadas é empilhada verticalmente, permitindo uma largura de banda de memória extremamente alta e baixa latência, fornecendo à GPUs de IA como as da NVIDIA capacidade de grande vazão de dados e superando o gargalo da “barreira de memória” das memórias tradicionais.

Qual é a tecnologia central da HBM?

Em resumo, HBM é uma tecnologia que empilha verticalmente vários chips de DRAM em camadas por meio de empilhamento. A parte mais importante do processo é o TSV (vias de silício através): aqui, o furo do TSV não é simplesmente feito com perfuração a laser. Em vez disso, usa-se gás de corrosão para corroer continuamente o wafer de silício por baixo, perfurando o chip; depois, injeta cobre, controla-se a cobertura da parte superior com uma camada de estanho (micro-saliências). A partir daí, dá para empilhar vários chips nus juntos.

Nesse processo, os mais importantes são quatro partes:

• Projeto e fabricação de HBM: fabricado pelas próprias SK Hynix, Micron e Samsung Electronics

• Equipamento de perfuração TSV: Applied Materials $AMAT e Lam Research $LRCX (monopólio)

• Materiais de corrosão/deposição/polimento: Integtr (Entigtr)

  $ENTG

• Sonda de teste de HBM (probe card): FormFactor $FORM (parceiro de colaboração profunda da Hynix)

Mas, se for só empilhar, além dos pontos de conexão micro-saliências, tudo fica suspenso e é bem frágil. Para reforçar e dissipar calor, atualmente os três grandes fabricantes têm duas soluções:

• A SK Hynix primeiro empilha tudo de forma geral e depois coloca todo o HBM dentro de um molde. Em seguida, injeta resina epóxi líquida para preencher as lacunas; depois, aquece e aplica pressão para fazer o epóxi solidificar.

• Samsung e Micron colocam uma camada de filme fino polimérico entre duas camadas de chips. Ao aquecer e aplicar pressão, o filme derrete nos pontos de micro-saliências para concluir a soldagem; depois, ao resfriar, o filme solidifica. Em seguida, repete-se o processo, empilhando continuamente para cima.

Em termos dessas duas soluções, a melhor é a da SK Hynix. Isso porque, na soldagem das micro-saliências, não há nada interferindo, então a velocidade de fabricação e a taxa de rendimento ficam bem melhores.

Em dissipação de calor, a SK Hynix ainda mistura no epóxi partículas com alta condutividade térmica, basicamente transformando o epóxi em algo semelhante a pasta térmica. A eficiência de dissipação de calor da SK Hynix é o dobro da da Samsung. Então, por que a participação de mercado da Hynix consegue chegar a 50%?

Então, se for um ADR da Hynix, basta trocar diretamente o que você tiver de MU por Hynix.

Integração e empacotamento de HBM — CoWos

Depois que o HBM fica pronto, vem a parte de conexão com a GPU. Em sistemas tradicionais, placas de circuito e chips se conectam por trilhas no PCB. Mas as linhas de comunicação entre HBM e GPU são enormes; a densidade de circuito de uma placa comum simplesmente não consegue fazer isso. Por isso, a TSMC

$TSM

Em seguida, lançou um tipo de empacotamento 2.5D chamado CoWos.

O princípio é usar um equipamento de litografia para gravar diretamente, em um grande wafer de silício, circuitos que conectam HBM e GPU (a distância entre as linhas pode ficar entre 0,8 e 2 μm). Depois, conectar imediatamente os dois tipos de chips por soldagem juntos. Isso atende tanto alta largura de banda quanto baixa latência. A H100 e a B200 da NVIDIA usam esse tipo de método.

O que é CoPos então?

Em resumo: atualmente, o substrato de wafer de silício é caro e normalmente é circular. Já os chips mais comuns são quadrados. Assim, cortar wafer circular é muito desperdício. Por isso, alguém propôs organizar os chips em uma “camada RDL de painel quadrado”, em vez do intermediário circular de silício original. Isso reforça o layout de interconexão de circuitos entre diferentes camadas condutoras e materiais. Como se introduzem materiais novos como vidro ou safira, é possível empacotar e integrar vários chips de diferentes tamanhos em dimensões quadradas; ao mesmo tempo, suporta máscaras maiores e alivia o problema de warpage que fica mais evidente à medida que o chip aumenta.

Mas, por enquanto, a densidade de interconexão ainda é relativamente fraca. As ferramentas em nível de painel e a taxa de rendimento ainda estão em desenvolvimento, na fase de teste/introdução. Não é como a CoWoS, que já está totalmente madura e em produção em massa.

Essas tecnologias avançadas de empacotamento dependem principalmente da TSMC $TSM e da $AMKR

E em 16 de junho, essas duas empresas ainda assinaram contratos de longo prazo de 10 anos, o que prova que essa capacidade produtiva realmente não é suficiente.

CoWoS é a principal agora (2.5D). CoPoS + substrato de vidro é a direção da próxima geração para grandes dimensões. $TSM $TSM através da plataforma 3DFabric, combinam de forma flexível para cobrir totalmente necessidades de empacotamento, indo de IA até dispositivos móveis

Atualmente, ainda há bastante oportunidade nas direções de equipamentos de perfuração para TSV, teste de HBM e CoWos.

Apenas análise pessoal acima, não constitui recomendação de investimento. DYOR~