TSMC 副总：5.5 倍光罩 CoWoS 进入量产、ABF 載板成记忆体后关鍵瓶頸
TSMC（2330）先进封装副总裁何军 11 日公开表示，CoWoS 5.5 倍光罩尺寸已正式量产，产品良率稳定超过 98%，目标在 2029 年将 CoWoS 推进至 14 倍光罩尺寸。同時指出，ABF 載板将成为继记忆体之后、AI 封装供应链最吃紧的下一個瓶頸，多源採購策略也难以解决。 CoWoS 三年产能翻三倍、5.5 倍光罩量产良率趋近完美 何军透露，过去三年 TSMC CoWoS 产能几乎年年翻倍，目前全球共营运 10 座先进封装厂，整体供给已相当接近客户需求，但尚未完全满足。他坦言，自己从 1990 年代便投身封装产业，从未料想到先进封装竟会在近年出现如此指数级的成长，CoWoS 甚至在台湾成為家喻户曉的词汇。 他笑稱，现在自我介紹極其简单：“Hi, I’m the CoWoS guy（我就是搞 CoWoS 的那个人）。” 在良率表现上，5.5 倍光罩尺寸 CoWoS 的量产成绩相当亮眼，多家 AI 客户产品长期维持在 98% 以上，部分甚至突破 99%，显示 TSMC 在超大面积封装的制程控制能力相当具有水准。 （英特尔 EMIB-T 封装良率近九成、成本仅 CoWoS 一半，TSMC 压力浮现？） SoIC 键合节距冲刺 4.5 微米、Chiplets 策略降本增效 在 CoWoS 持续扩大光罩尺寸的同时，TSMC 的 SoIC 混合键合（hybrid bonding）技术也同步推进。何军说明，6 微米键合节距（pitch）去年已进入量产，预计 2029 年将进一步缩减至 4.5 微米，届时可实现 A14 晶片直接叠加 A14 晶片的三维堆叠架构，互连密度超过传统方案逾 50 倍，能源效率提升 5 倍。 在 Chiplets（可与其他 Die 结合为单一封装装置的小型矽晶片）策略上，何军强调其价值不仅在于突破光罩尺寸限制，更在于允许模拟电路与运算模组分离设计，让客户不必将所有功能全部迁移至最新制程节点，有效降低整体开发成本。 TSMC 现已导入算法进行晶粒配对（die matching），筛选特性最相容的 Die 组合，在封装层级进一步提升产品效能的一致性。何军以“全球最大交友软件”比喻自身角色：客户提供复杂的配对算法，TSMC 动用全球制造网络为每颗 Die 寻找最适合的“灵魂伴侣”，按时完成组装交付。 何军：封装越做越大，品质要求须超越车规 随着 AI 封装尺寸急速扩张，传统“只验晶片与封装本体”的做法逐渐失效。何军指出，当 CoWoS 超过 3 倍光罩尺寸后，封装与电路板、散热结构及系统之间的交互作用愈发复杂。为将大型 AI 系统的整体失效率控制在可接受范围，单一封装元件的品质标准必须超越车用等级。 TSMC 为此推动 STCO（System-Technology Co-Optimization，系统技术协同优化）架构，要求晶片、封装、基板、PCB 及散热设计在量产前就协同最佳化，将实际系统的热学、机械与可靠性边界条件纳入早期开发流程。 TSMC 的实际案例充分说明问题的严重性：同一颗晶片整合至不同系统后，部分产品在元件验证阶段出现从未观测到的 die-edge（裸晶边缘）损伤，最终需与客户共同调整 PCB 布局、被动元件配置与制造流程。这种现象清楚说明，系统边界条件已成为大尺寸 AI 封装验证的关键变量。 ABF 載板告急、多源采购策略反成双面刃 何军另外提到，未来几年 AI 供应链将同时面临记忆体与 ABF 載板的短缺压力。客户为抢占基板产能，普遍采取多源采购策略，但不同供应商基板在热膨胀係数与机械特性上的差异，正加剧系统整合交付时的共平面度（coplanarity）管控与良率难度，使多源策略成為一把双面刃。 面对 AI 产品与技术每年迭代的速度压力，TSMC 已将内部开发模式从“循序开发”转型为“平行开发”，让技术、制造与客户团队同步推进，客户产品甚至可能在 test vehicle（测试载具）验证完成前便已进厂，大量制程改善必须在量产周期内即时完成。 TSMC 同时承诺，将在量产前六个季度公告系统边界条件并广徵客户回馈，确保技术在验证当下即符合实际需求。何军也呼吁整个产业透过 OCP（Open Compute Project）共建系统层级验证标准与最佳实践，结合早期机械模拟与后期实测数据，搭配协同供应链管理，共同加速 AI 产品的开发与量产进程。 （ABF 載板涨价潮要来了！味之素拟涨价 30%，台系载板三雄营收先创高） 这篇文章 TSMC 副总：5.5 倍光罩 CoWoS 进入量产、ABF 載板成记忆体后关鍵瓶頸 最早出现在 。
TSMC（2330）先进封装副总裁何军 11 日公开表示，CoWoS 5.5 倍光罩尺寸已正式量产，产品良率稳定超过 98%，目标在 2029 年将 CoWoS 推进至 14 倍光罩尺寸。同時指出，ABF 載板将成为继记忆体之后、AI 封装供应链最吃紧的下一個瓶頸，多源採購策略也难以解决。 CoWoS 三年产能翻三倍、5.5 倍光罩量产良率趋近完美 何军透露，过去三年 TSMC CoWoS 产能几乎年年翻倍，目前全球共营运 10 座先进封装厂，整体供给已相当接近客户需求，但尚未完全满足。他坦言，自己从 1990 年代便投身封装产业，从未料想到先进封装竟会在近年出现如此指数级的成长，CoWoS 甚至在台湾成為家喻户曉的词汇。 他笑稱，现在自我介紹極其简单：“Hi, I’m the CoWoS guy（我就是搞 CoWoS 的那个人）。” 在良率表现上，5.5 倍光罩尺寸 CoWoS 的量产成绩相当亮眼，多家 AI 客户产品长期维持在 98% 以上，部分甚至突破 99%，显示 TSMC 在超大面积封装的制程控制能力相当具有水准。 （英特尔 EMIB-T 封装良率近九成、成本仅 CoWoS 一半，TSMC 压力浮现？） SoIC 键合节距冲刺 4.5 微米、Chiplets 策略降本增效 在 CoWoS 持续扩大光罩尺寸的同时，TSMC 的 SoIC 混合键合（hybrid bonding）技术也同步推进。何军说明，6 微米键合节距（pitch）去年已进入量产，预计 2029 年将进一步缩减至 4.5 微米，届时可实现 A14 晶片直接叠加 A14 晶片的三维堆叠架构，互连密度超过传统方案逾 50 倍，能源效率提升 5 倍。 在 Chiplets（可与其他 Die 结合为单一封装装置的小型矽晶片）策略上，何军强调其价值不仅在于突破光罩尺寸限制，更在于允许模拟电路与运算模组分离设计，让客户不必将所有功能全部迁移至最新制程节点，有效降低整体开发成本。 TSMC 现已导入算法进行晶粒配对（die matching），筛选特性最相容的 Die 组合，在封装层级进一步提升产品效能的一致性。何军以“全球最大交友软件”比喻自身角色：客户提供复杂的配对算法，TSMC 动用全球制造网络为每颗 Die 寻找最适合的“灵魂伴侣”，按时完成组装交付。 何军：封装越做越大，品质要求须超越车规 随着 AI 封装尺寸急速扩张，传统“只验晶片与封装本体”的做法逐渐失效。何军指出，当 CoWoS 超过 3 倍光罩尺寸后，封装与电路板、散热结构及系统之间的交互作用愈发复杂。为将大型 AI 系统的整体失效率控制在可接受范围，单一封装元件的品质标准必须超越车用等级。 TSMC 为此推动 STCO（System-Technology Co-Optimization，系统技术协同优化）架构，要求晶片、封装、基板、PCB 及散热设计在量产前就协同最佳化，将实际系统的热学、机械与可靠性边界条件纳入早期开发流程。 TSMC 的实际案例充分说明问题的严重性：同一颗晶片整合至不同系统后，部分产品在元件验证阶段出现从未观测到的 die-edge（裸晶边缘）损伤，最终需与客户共同调整 PCB 布局、被动元件配置与制造流程。这种现象清楚说明，系统边界条件已成为大尺寸 AI 封装验证的关键变量。 ABF 載板告急、多源采购策略反成双面刃 何军另外提到，未来几年 AI 供应链将同时面临记忆体与 ABF 載板的短缺压力。客户为抢占基板产能，普遍采取多源采购策略，但不同供应商基板在热膨胀係数与机械特性上的差异，正加剧系统整合交付时的共平面度（coplanarity）管控与良率难度，使多源策略成為一把双面刃。 面对 AI 产品与技术每年迭代的速度压力，TSMC 已将内部开发模式从“循序开发”转型为“平行开发”，让技术、制造与客户团队同步推进，客户产品甚至可能在 test vehicle（测试载具）验证完成前便已进厂，大量制程改善必须在量产周期内即时完成。 TSMC 同时承诺，将在量产前六个季度公告系统边界条件并广徵客户回馈，确保技术在验证当下即符合实际需求。何军也呼吁整个产业透过 OCP（Open Compute Project）共建系统层级验证标准与最佳实践，结合早期机械模拟与后期实测数据，搭配协同供应链管理，共同加速 AI 产品的开发与量产进程。 （ABF 載板涨价潮要来了！味之素拟涨价 30%，台系载板三雄营收先创高） 这篇文章 TSMC 副总：5.5 倍光罩 CoWoS 进入量产、ABF 載板成记忆体后关鍵瓶頸 最早出现在 。