612_Ceros

Samsung Electronics telah merevisi strategi DRAM generasi berikutnya dengan menambahkan proses B1b yang sebelumnya berbasis proyek ke roadmap resminya serta mengganti namanya menjadi D0a, DRAM sub-10-nanometer pertama perusahaan. Menurut ChainCatcher, produk yang sebelumnya disebut D0a kini telah diklasifikasikan secara terpisah sebagai D0a-V, langkah yang bertujuan untuk mempercepat pengenalan pengemasan (packaging) tingkat lanjut ke dalam DRAM tujuan umum.

B1b akan memproduksi sel memori dan rangkaian driver periferal pada wafer yang terpisah sebelum mengikatnya bersama menggunakan bonding hibrida wafer-ke-wafer dengan interkoneksi tembaga langsung. DRAM komersial saat ini adalah 1c, node kelas 10 nanometer generasi keenam dengan lebar garis sekitar 11 hingga 12 nanometer, sedangkan generasi berikutnya 1d adalah node kelas 10 nanometer generasi ketujuh dengan lebar garis sekitar 10 hingga 11 nanometer dan dipandang sebagai produk final de facto dari kelas 10 nanometer. DRAM transistor vertikal dapat mengurangi luas sel dari 6F² menjadi 4F², tetapi menghadapi tantangan etsa dengan rasio aspek tinggi dan kebocoran. Bonding hibrida wafer-ke-wafer sudah diproduksi massal untuk sensor gambar CMOS dan NAND ber-stack tinggi.