Dalam bidang rekayasa balik semikonduktor, TechInsights telah mendominasi selama beberapa dekade. Akhir pekan lalu, Dylan Patel dari SemiAnalysis secara resmi merilis laporan pembongkaran publik pertama dari STEEL Lab (Teardown Engineering & Evaluation Lab), yang langsung mengincar salah satu chip yang paling diperhatikan di dunia, Huawei Mate 80 Pro yang ditenagai oleh Kirin 9030 Pro, menggunakan proses N+3 paling canggih dari SMIC.
Timing ini sangat menarik. TechInsights sedang dijual melalui private equity, sementara pendapatan SemiAnalysis telah melampaui raksasa lama ini. Dylan memilih untuk menyerang pada titik ini dengan laporan pembongkaran yang sangat teknis, dilengkapi dengan foto chip nyata dari laboratorium di Oregon.
Judul laporan itu sendiri seperti bom: jarak logam minimum (M0 pitch) pada SMIC N+3 hanya 32,5nm, lebih kecil daripada 36nm pada proses 18A yang digunakan oleh prosesor Panther Lake generasi terbaru Intel.
Apakah SMIC International bisa membuat jarak antar logam lebih halus daripada Intel tanpa mesin lithography EUV?
Jika hanya melihat judulnya, kabar ini cukup untuk membuat seluruh komunitas semikonduktor meledak. Namun SemiAnalysis sendiri menuangkan air dingin di paragraf kedua laporannya: ini adalah "cherry picked metric", yaitu metrik yang sengaja dipilih.
Artikel ini akan membantu Anda memahami laporan teardown ini,
Menyamakan kepadatan, dengan biaya yang mahal
Dari kepadatan transistor, proses N+3 SMIC memang benar-benar menyamai N6 TSMC.
Melalui analisis penampang TEM (transmission electron microscope), STEEL mengukur Bohr density N+3 sebesar 113,4 MTr/mm²—sedikit lebih tinggi dari TSMC N6 yang 107,7 MTr/mm². Tinggi unit menyusut dari 252nm pada N+2 menjadi 228nm; jarak antar contact gate pitch (CGP) turun dari 63nm menjadi 57nm. Angka-angka ini jika digabungkan menunjukkan bahwa SMIC, tanpa EUV, mampu mencapai kepadatan logika setara level pematangan 7nm TSMC melalui lithography DUV murni.
Lalu berapa biayanya?
Lapisan M0 SMIC memakai self-aligned quadruple patterning (SAQP), yaitu pola pada satu photomask dikerjakan empat kali untuk menghasilkan garis yang lebih halus. TSMC N6 pada lapisan yang sama cukup memakai double patterning (SADP). Empat kali berarti jumlah photomask lebih banyak, kebutuhan akurasi overlay lebih tinggi, alur proses yang lebih kompleks, serta biaya lebih tinggi.
SemiAnalysis langsung melihat “biaya” SAQP dari gambar penampang: parit M0 N+3 menampilkan kontur berbentuk tangga terbalik yang jelas (bagian bawah lebih sempit daripada bagian atas), dan bagian bawah parit memiliki pita pengayaan lapisan penghalang yang terlihat. Bentuk seperti ini memang membantu pengisian tembaga, tetapi pada jarak 32,5nm, kesulitan pengendalian proses naik tajam.
Analogi yang bisa dimengerti seorang trader: SMIC sedang membuat uang kertas dengan nominal yang sama, tetapi biaya cetak per lembar berkali-kali lipat dibanding TSMC, dan risikonya pada yield juga lebih besar. Kepadatannya sama, tapi ekonomi benar-benar berbeda.
Kirin 9030: dalam kondisi yang terbatas, menguras habis setiap inci silikon
Kemampuan desain chip HiSilicon Huawei adalah cerita dimensi lain.
Dari sisi luas chip, Kirin 9030 dan generasi sebelumnya 9020 hampir sama besar (sekitar 140mm²), tetapi bagian dalamnya diisi dengan lebih banyak hal: CPU naik dari 1 core besar + 3 core menengah menjadi 1 core besar + 4 core menengah; unit komputasi GPU meningkat dari 4 menjadi 6; NPU juga bertambah satu core Tiny; dan cache di semua level diperbesar. Kenaikan kepadatan N+3 memungkinkan Huawei menjejalkan lebih banyak unit logika dalam ukuran chip yang sama.
Dari sisi performa, laboratorium STEEL mengutip data benchmark yang dipublikasikan dan memberikan penilaian yang cukup jelas: performa GPU Kirin 9030 (Maleoon 935) kira-kira menyamai level flagship tahun 2022. Skor 3DMark WLE meningkat 70% dibanding generasi sebelumnya, sedikit melampaui Snapdragon 8+ Gen 1. Tetapi jika dibandingkan flagship Snapdragon 8 Elite Gen 5 saat ini, jaraknya masih 2,4 hingga 2,6 kali.
Kondisi CPU bahkan lebih bisa menjelaskan. IPC (kinerja per clock) core besar TaiShan Prime kira-kira setara dengan Arm Cortex-X2, desain dari tahun 2021. Core M1 Firestorm yang diluncurkan Apple pada 2020, IPC-nya masih 35% lebih tinggi. Core terbaru Apple M5 P, IPC-nya 60% lebih tinggi, dan absolute performance-nya 2,7 kali.
Akar kesenjangannya bukan pada desain, melainkan pada proses. Apple dan Qualcomm berbasis TSMC N4 dan N3P—proses-proses ini punya keunggulan mendasar pada kurva tegangan-frekuensi: dengan luas yang sama, bisa memasukkan lebih banyak transistor, dan dengan konsumsi daya yang sama bisa berlari pada frekuensi lebih tinggi. Level desain inti Huawei sejajar dengan pemain kelas satu industri pada generasi sebelumnya, tetapi terkekang oleh teknologi manufaktur dua generasi di belakangnya.
Ketika penskalaan proses tidak bisa lagi, Huawei siap “melipat”
Bagian laporan yang paling bernilai ke depan adalah saat Huawei mengumumkan hukum penskalaan τ dan peta jalan LogicFolding pada konferensi ISCAS 2026.
Penskalaan semikonduktor tradisional didorong maju di bidang 2D: membuat transistor lebih kecil, dan kabel logam lebih tipis. Hukum Moore telah berlangsung puluhan tahun; pada intinya, itu adalah upaya untuk melakukan hal tersebut. Huawei sekarang mengajukan penskalaan τ, yang memindahkan target optimasi dari domain ruang ke domain waktu—inti utamanya adalah memangkas biaya waktu untuk pergerakan dan pemrosesan data, termasuk penundaan sakelar transistor, penundaan propagasi sinyal, serta penundaan komputasi dan penyimpanan.
LogicFolding adalah implementasi rekayasa dari teori ini. Secara sederhana, modul logika yang sama dipecah menjadi dua lapisan—atas dan bawah—lalu ditumpuk secara berhadapan, dihubungkan lewat hybrid bonding dengan jarak yang sangat presisi. Keuntungan langsungnya adalah memangkas panjang lintasan sinyal terpanjang. Di chip modern, sebagian besar konsumsi daya dan latensi dihabiskan untuk menggerakkan interkoneksi panjang dan buffer relay. Setelah logika dilipat secara vertikal, lintasan kritis menjadi lebih pendek: frekuensi bisa naik, sementara daya bisa turun.
Huawei menyajikan peta jalan yang agresif: frekuensi core besar Kirin 9030 adalah 2,75GHz. Di laboratorium, sampel sudah bisa menjalankan 3,39GHz. Targetnya adalah mencapai 5GHz pada 2031. Sekaligus, melalui 3D stacking, kepadatan ekuivalen didorong ke 295 MTr/mm²—menyamai level TSMC 14A.
SemiAnalysis tetap waspada. Mereka menunjukkan bahwa cara perhitungan kepadatan Huawei berbeda dari pabrik foundry tradisional: kepadatan 3D stacking dihitung berdasarkan luas kemasan—menggabungkan logika aktif berlapis, sehingga secara alami menghasilkan angka yang lebih tinggi. Jika metode yang sama dipakai untuk menghitung AMD MI450X (lapisan atas N2 + lapisan bawah N3P), secara teoritis kepadatannya bisa mencapai 460,2 MTr/mm², jauh melampaui target Huawei untuk tahun 2031.
Namun arah itu sendiri patut diperhatikan. Saat Huawei menempuh jalur ini, pada dasarnya Huawei “mengambil alih pekerjaan foundry” ke perusahaan desain sistem, dengan proses sebagai batasannya. V-Cache AMD melakukan 3D stacking pada cache; AMD MI350X menaruh IO dan interkoneksi di chip lapisan bawah; Huawei ingin melakukannya lebih menyeluruh: memecah blok logika yang sama, mendistribusikannya secara vertikal—ini tantangan dengan tingkat kesulitan rekayasa yang jauh berbeda.
Kontrol ekspor membentuk ulang dimensi persaingan
Kesimpulan terakhir SemiAnalysis sangat tegas: kontrol ekspor tidak menghentikan kemajuan chip Tiongkok, tetapi mengubah jalur dan biaya untuk kemajuan tersebut.
Bukti SMIC N+3: bahkan tanpa EUV, kepadatan logika level N6 tetap bisa dicapai. Namun jalur ini biayanya lebih tinggi, prosesnya lebih kompleks, dan yield lebih sulit dikendalikan. Ke depan, setiap langkah meningkatkan kesulitan marjinal: lebih banyak photomask, kebutuhan akurasi overlay yang lebih ketat, serta proses patterning multi yang lebih mahal. Secara teori, N+4 bisa mencapai 137,8 MTr/mm² (sepadan dengan TSMC N5). N+5, jika menambahkan catu daya sisi belakang, bahkan bisa mendekati HP Intel 18A. Tapi setiap langkah menjadi lebih sulit, lebih mahal, dan ruang toleransi kesalahannya makin kecil.
Sementara itu, proses N+2 dan N+3 SMIC sedang beralih ke Huahong. Perusahaan desain seperti Alibaba Pingtouge (Huangxun) dan Cambrian (寒武纪) juga berpotensi menjadi penerima manfaat. Pengetahuan manufaktur chip menyebar dari satu pabrik ke ekosistem, sehingga efektivitas sanksi yang menargetkan satu perusahaan saja makin terencerkan.
Di sisi desain, Huawei dan Universitas Peking sudah mengembangkan prototipe alat EDA buatan dalam negeri untuk LogicFolding. Ini tidak berarti menggantikan sepenuhnya toolchain lengkap dari Synopsys dan Cadence, tetapi EDA buatan dalam negeri sedang berkembang ke arah "optimasi kolaboratif arsitektur-proses-kemasan".
Ada detail menarik: STEEL menemukan saat pembongkaran bahwa DRAM pada Kirin 9030 Pro berasal dari Samsung (K4L2E165YD, LPDDR5X-9600, node proses 1a), sementara versi Pro Max 16GB menampilkan kemasan dari Samsung dan penyimpanan dari ChangXin (CXMT). Tanggal pembuatan kemasan chip ChangXin diberi label sebagai minggu ke-45 tahun 2025. Kepadatan prosesnya setara dengan level 1z di industri. Ini berarti chip memori buatan Tiongkok sudah mulai masuk ke rantai pasokan unggulan Huawei, meskipun node prosesnya masih tertinggal satu sampai dua generasi dibanding Samsung dan SK hynix.
Bagi investor, sinyal yang benar-benar layak dipantau adalah apakah jalur 3D stacking Huawei bisa, dengan biaya yang tetap terkendali, membuat chip buatan Tiongkok mencapai ambang yang cukup untuk skenario seperti ponsel, inferensi AI, dan perangkat jaringan.
Begitu ambang “cukup” terbukti, nilai strategis dari rantai pasokan ini akan dinilai ulang.