La courbe de bascule de capacité du DRAM en 1c est la vraie clé de la victoire dans la guerre du HBM4E. La part de 1c de SK hynix est passée de 10 % au T1 à 34 % prévu au T4 ; l’an prochain, elle devrait atteindre 35 % au T1, dépassant officiellement le 1b pour devenir le procédé principal. Ce rythme signifie que SK hynix utilise seulement six mois pour achever à l’avance, sur HBM4E, le processus d’ajustement le plus difficile de la montée en production. Samsung passe directement au 1c sur les HBM4 afin de capter des commandes grâce aux paramètres de performance ; SK hynix utilise le 1b pour sécuriser la stabilité du HBM4, en ramenant la part de marché autour du milieu de la plage des 50 %, puis se concentre sur la mise au point du rendement du 1c. Ainsi, lorsque le HBM4E aura besoin du 1c pour sa puce principale, la phase de montée la plus douloureuse aura déjà été franchie. À chaque tranche de wafer, la production du 1c génère davantage de bits ; l’avantage en coûts se répercute immédiatement. La marge bénéficiaire du DRAM au second semestre dispose donc d’un soutien. Prochaine étape : regarder les résultats du T3. Si la part de 1c est inférieure à 24 %, cela indique que la montée du rendement rencontre des obstacles et que la date de mise en production du HBM4E est incertaine ; si elle dépasse 30 %, la feuille de route de Samsung devra être ajustée. Celui qui fait d’abord tourner le procédé de base dans l’enfer du rendement est le vainqueur final de la guerre du HBM.