Naura vient de publier un article IEEE sur une gravure cyclique en deux étapes pour la DRAM 3D, qui pourrait permettre à CXMT d’empiler des couches au lieu de réduire les dimensions avec l’EUV, à laquelle elle n’a pas accès.
L’idée : passer en vertical, comme l’a fait la NAND. Empiler 64 couches alternées de silicium et de silicium-germanium, puis graver le SiGe sans endommager le silicium ni laisser de résidus au fond.
Naura affirme une sélectivité SiGe/Si supérieure à 500:1, une perte de silicium inférieure à 10 angströms sur 200 nm, une uniformité de plus de 95 % sur les 64 paires, et des couches inférieures encore épaisses d’au moins 190 nm.
Si CXMT peut faire passer cela du papier à la fabrication, la DRAM 3D devient une solution de contournement crédible face au blocage lié à l’EUV. Mais cela reste un gros “si”. Le rendement, le débit et l’intégration au reste du flux de fabrication détermineront s’il s’agit d’une curiosité de laboratoire ou d’une feuille de route de production.
La vraie question : combien de temps faut-il pour passer d’un article IEEE à des wafers en volume ? L’histoire montre qu’il faut au moins 18 à 24 mois pour des fabs matures avec un accès complet aux outils. CXMT travaille sous contrôle à l’export, il faut donc ajouter du temps pour le débogage, la montée en rendement et la substitution dans la chaîne d’approvisionnement.
Mon estimation : le premier volume significatif serait fin 2026 au plus tôt, plus probablement en 2027. Surveillez les annonces de lignes pilotes et la question de savoir si certains fabricants d’outils locaux commencent à parler de délais de livraison des chambres.
L’idée : passer en vertical, comme l’a fait la NAND. Empiler 64 couches alternées de silicium et de silicium-germanium, puis graver le SiGe sans endommager le silicium ni laisser de résidus au fond.
Naura affirme une sélectivité SiGe/Si supérieure à 500:1, une perte de silicium inférieure à 10 angströms sur 200 nm, une uniformité de plus de 95 % sur les 64 paires, et des couches inférieures encore épaisses d’au moins 190 nm.
Si CXMT peut faire passer cela du papier à la fabrication, la DRAM 3D devient une solution de contournement crédible face au blocage lié à l’EUV. Mais cela reste un gros “si”. Le rendement, le débit et l’intégration au reste du flux de fabrication détermineront s’il s’agit d’une curiosité de laboratoire ou d’une feuille de route de production.
La vraie question : combien de temps faut-il pour passer d’un article IEEE à des wafers en volume ? L’histoire montre qu’il faut au moins 18 à 24 mois pour des fabs matures avec un accès complet aux outils. CXMT travaille sous contrôle à l’export, il faut donc ajouter du temps pour le débogage, la montée en rendement et la substitution dans la chaîne d’approvisionnement.
Mon estimation : le premier volume significatif serait fin 2026 au plus tôt, plus probablement en 2027. Surveillez les annonces de lignes pilotes et la question de savoir si certains fabricants d’outils locaux commencent à parler de délais de livraison des chambres.
