La hoja de ruta de HBM5 de Samsung revela un problema mayor que el ancho de banda
Samsung apunta a duplicar aproximadamente la velocidad de E/S de HBM de HBM4E a HBM5, sin aumentar proporcionalmente el ancho de la interfaz.
Pero la cifra más preocupante es la densidad de potencia.
La presentación de Samsung en Hot Chips 2026 muestra que la densidad de potencia del PHY aumenta de aproximadamente 0,5 a más de 2,0 W/mm² —más de 4×— mientras se duplica la velocidad de E/S.
Su propuesta, el bloque de conducción térmica (Heat Path Block), busca reducir la temperatura máxima en más de un 35 %.
Esto no es simplemente una historia sobre una DRAM más rápida.
El cuello de botella se está desplazando a la matriz base lógica: el diseño del PHY, la integridad de la señal y la gestión térmica deben escalar en conjunto.
En mi opinión, la próxima ventaja competitiva de HBM podría depender menos de apilar más DRAM y más de lograr que la matriz base ofrezca ancho de banda sin consumir el presupuesto de potencia y térmico.
La métrica clave que hay que observar ya no es solo TB/s.
Es pJ/bit a una velocidad de funcionamiento sostenida.
Las cifras de Samsung siguen siendo objetivos de su hoja de ruta, no resultados verificados de producción de HBM5.
#stocks
Samsung apunta a duplicar aproximadamente la velocidad de E/S de HBM de HBM4E a HBM5, sin aumentar proporcionalmente el ancho de la interfaz.
Pero la cifra más preocupante es la densidad de potencia.
La presentación de Samsung en Hot Chips 2026 muestra que la densidad de potencia del PHY aumenta de aproximadamente 0,5 a más de 2,0 W/mm² —más de 4×— mientras se duplica la velocidad de E/S.
Su propuesta, el bloque de conducción térmica (Heat Path Block), busca reducir la temperatura máxima en más de un 35 %.
Esto no es simplemente una historia sobre una DRAM más rápida.
El cuello de botella se está desplazando a la matriz base lógica: el diseño del PHY, la integridad de la señal y la gestión térmica deben escalar en conjunto.
En mi opinión, la próxima ventaja competitiva de HBM podría depender menos de apilar más DRAM y más de lograr que la matriz base ofrezca ancho de banda sin consumir el presupuesto de potencia y térmico.
La métrica clave que hay que observar ya no es solo TB/s.
Es pJ/bit a una velocidad de funcionamiento sostenida.
Las cifras de Samsung siguen siendo objetivos de su hoja de ruta, no resultados verificados de producción de HBM5.
#stocks