Samsung Electronics ha revisado su estrategia de DRAM de próxima generación al añadir el proceso B1b, que antes estaba basado en proyectos, a su hoja de ruta oficial y renombrarlo como D0a, la primera DRAM de menos de 10 nanómetros de la compañía. Según ChainCatcher, el producto anteriormente referido como D0a ahora se ha clasificado por separado como D0a-V, un movimiento destinado a acelerar la introducción del empaquetado avanzado en DRAM de propósito general.

B1b fabricará celdas de memoria y circuitos de controladores periféricos en obleas separadas antes de unirlas mediante un acoplamiento híbrido de oblea a oblea con interconexiones directas de cobre. La DRAM comercial actual es de 1c, el nodo de clase de 10 nanómetros de sexta generación con un ancho de línea de aproximadamente 11 a 12 nanómetros, mientras que la próxima generación 1d es el nodo de clase de 10 nanómetros de séptima generación con un ancho de línea de aproximadamente 10 a 11 nanómetros y se considera como el producto final de facto de la clase de 10 nanómetros. La DRAM con transistores verticales puede reducir el área de la celda de 6F² a 4F², pero se enfrenta a desafíos de grabado de alta relación de aspecto y de fuga. El acoplamiento híbrido de oblea a oblea ya está en producción en masa para sensores de imagen CMOS y NAND de alta densidad.

Samsung también está evaluando B1b para su memoria de alto ancho de banda de octava generación, HBM5. Se espera que HBM5 entre en producción en masa alrededor de 2029 y que tenga como objetivo aumentar la velocidad de operación en más de un 50% en comparación con HBM4E. Estimaciones de la industria señalan que la DRAM D0a basada en B1b podría alcanzar un uso comercial en aproximadamente dos años, mientras que el calendario de inversión para la producción en masa podría decidirse tan pronto como a mediados del próximo año.