Resumen
Las acciones de Synopsys cayeron un 1,63% hasta $394,68 al anunciar un hito de 3D PCIe 6.0.
Synopsys validó un rendimiento de 64 GT/s en PCIe 6.0 en un nuevo diseño de dados apilados.
La arquitectura 3D está dirigida a aceleradores de IA, sistemas de HPC y grandes centros de datos.
Synopsys afirma que el diseño ofrece mayor ancho de banda, menor latencia y eficiencia.
El hito amplía la experiencia de Synopsys en PCIe hacia un envasado avanzado de múltiples dados.
Las acciones de Synopsys, Inc. (SNPS) cayeron un 1,63% hasta $394,68 después de que la empresa diera a conocer un importante hito de 3D PCIe 6.0. La demostración impulsa la conectividad PCIe de alta velocidad en diseños de dados apilados concebidos para sistemas informáticos exigentes. Synopsys busca respaldar chips de IA más rápidos, plataformas de HPC, productos de almacenamiento e infraestructura de centros de datos.
Synopsys impulsa la conectividad 3D PCIe 6.0
Synopsys demostró PCIe 6.0 funcionando a 64 GT/s dentro de una arquitectura de chip apilado, cara a cara. El diseño entregó un ancho de banda de hasta 128 GB/s mediante una configuración de ocho carriles usando señalización PAM4. Por lo tanto, la prueba llevó la conectividad PCIe más allá de los diseños convencionales de chip bidimensionales.
La empresa utilizó una PHY PCIe 6.0 de 5 nanómetros adaptada para tecnología de circuitos integrados tridimensionales. Synopsys construyó el chip de prueba a partir de una implementación PCIe 6.0 existente y añadió cambios para dies apilados. Las pruebas en silicio confirmaron que la tecnología funcionó correctamente después del empaquetado, el arranque y la medición.
La demostración también mostró que el rendimiento del receptor superó los requisitos de tasa de error de bits de PCIe 6.0 con amplios márgenes. Mientras tanto, la arquitectura acortó las conexiones entre dies separados en comparación con el empaquetado tradicional en configuración lado a lado. Esta estructura puede admitir mayor ancho de banda, menor latencia, mejor integridad de señal y mayor densidad de cómputo.
El empaquetado 3D se orienta a sistemas de IA y centros de datos
Los procesadores modernos de IA combinan cada vez más funciones especializadas en varios dies en lugar de depender de un solo chip grande. Como resultado, los diseñadores de chips necesitan enlaces más rápidos entre componentes de cómputo, memoria, redes y almacenamiento. Synopsys presentó su demostración más reciente como una de las opciones para satisfacer esas crecientes demandas de conectividad.
La tecnología puede dar soporte a aceleradores de IA, procesadores de alto rendimiento, SmartNICs, DPU, controladores de almacenamiento y conmutadores de centros de datos. También puede admitir sistemas que utilicen conectividad Compute Express Link para la expansión de memoria y aceleradores. Synopsys está ampliando la tecnología de interfaz existente hacia plataformas multi-die más complejas.
El empaquetado tridimensional crea desafíos técnicos porque los ingenieros deben gestionar el comportamiento eléctrico a través de componentes apilados. Synopsys abordó la ubicación de TSV, la interacción entre dies, los inductores, el rendimiento de la señal y la modelación de pila completa durante el desarrollo. La empresa también trabajó para limitar la adición innecesaria de TSV mientras mantenía el rendimiento de PCIe 6.0.
Synopsys se apoya en una larga historia de desarrollo de PCIe
Synopsys ha desarrollado tecnologías PCIe durante más de dos décadas a través de varias generaciones del estándar. Su portafolio incluye tecnología PHY, controladores digitales, componentes de seguridad, sistemas de verificación y herramientas de pruebas de interoperabilidad. La empresa ha respaldado alrededor de 4.000 tape-outs de clientes en siete generaciones de PCI Express.
El proyecto más reciente enlaza esa iniciativa que estableció el portafolio PCIe con el cambio de la industria de semiconductores hacia arquitecturas multi-die. Synopsys combina software de diseño electrónico con tecnologías de interfaz para empaquetado avanzado e integración heterogénea. Estas herramientas respaldan la planificación de arquitectura, la optimización del paquete, el desarrollo de software, la validación del sistema y el análisis de fabricación.
El hito también fortalece la posición de Synopsys dentro del mercado en expansión de empaquetado avanzado de semiconductores. Los sistemas de IA y HPC siguen necesitando mayor ancho de banda, mientras que la potencia y el espacio físico siguen siendo grandes limitaciones de diseño. Synopsys ahora ofrece una ruta PCIe 6.0 validada, diseñada específicamente para las emergentes arquitecturas de chips tridimensionales.
La publicación Synopsys, Inc. (SNPS) Stock: 3D PCIe 6.0 Breakthrough Targets AI Chips apareció por primera vez en Blockonomi.