Subdirector de TSMC: las obleas de 5,5x de CoWoS entran en producción en masa; la placa ABF se convertirá en el siguiente cuello de botella clave tras la memoria
El vicepresidente de encapsulado avanzado de TSMC, He Jun, anunció el día 11 que el tamaño de oblea 5,5x de CoWoS ya se encuentra en producción en masa. Indicó que el rendimiento del producto es estable y supera el 98%, y que el objetivo es llevar CoWoS a un tamaño de oblea de 14x para 2029. Al mismo tiempo, señaló que, después de la memoria, la placa ABF se convertirá en el siguiente cuello de botella más crítico para la cadena de suministro de encapsulado de IA. La estrategia de compra multifuente tampoco podrá resolverlo.
CoWoS triplica su capacidad en tres años; el rendimiento en producción en masa de las obleas 5,5x se acerca a la perfección. He Jun reveló que, en los últimos tres años, la capacidad de CoWoS en TSMC se ha duplicado casi cada año. Actualmente, TSMC opera 10 plantas de encapsulado avanzado en todo el mundo, por lo que la oferta total está bastante cerca de la demanda de los clientes, aunque todavía no se ha cubierto por completo. Admitió que, desde que se incorporó a la industria del encapsulado en la década de 1990, nunca imaginó que el encapsulado avanzado alcanzaría un crecimiento tan exponencial en los últimos años. Incluso, CoWoS se ha convertido en una palabra de uso común en Taiwán.
Bromeó diciendo que ahora su presentación personal es muy sencilla: “Hola, soy el tipo de CoWoS (yo me dedico a hacer CoWoS)”. En términos de rendimiento, los resultados en producción en masa de CoWoS con oblea de 5,5x son muy destacados. Varios clientes de IA han mantenido sus productos durante largo tiempo por encima del 98%; algunos incluso han superado el 99%, lo que demuestra que TSMC tiene un nivel muy alto en el control del proceso para encapsulados de área extremadamente grande.
(¿El rendimiento de encapsulados Intel EMIB-T ronda casi el 90% y los costos son la mitad de CoWoS? ¿Aparece presión en TSMC?)
SoIC: aceleración en paso de 4,5 micras; estrategia de Chiplets para reducir costos y mejorar eficiencia. Mientras TSMC continúa ampliando el tamaño de las obleas en CoWoS, también impulsa en paralelo su tecnología SoIC de unión híbrida (hybrid bonding). He Jun explicó que el paso de unión de 6 micras (pitch) ya entró en producción en masa el año pasado, y se espera que para 2029 se reduzca aún más a 4,5 micras. Para esa fecha, se podrá lograr una arquitectura de apilamiento tridimensional en la que el chip A14 se apile directamente sobre otro chip A14; la densidad de interconexión superará en más de 50 veces la de las soluciones tradicionales y la eficiencia energética aumentará 5 veces.
En la estrategia de Chiplets (pequeños troqueles de silicio que pueden combinarse con otros para formar un único dispositivo de encapsulado), He Jun subrayó que su valor no solo radica en superar el límite del tamaño de oblea, sino también en permitir un diseño separado de circuitos analógicos y módulos de cómputo. De este modo, los clientes no necesitan trasladar todas las funciones al nodo de proceso más avanzado, reduciendo eficazmente los costos totales de desarrollo.
TSMC ya ha incorporado algoritmos para el emparejamiento de dado (die matching), seleccionando combinaciones de dados con características más compatibles para, a nivel de encapsulado, mejorar aún más la consistencia del rendimiento del producto.
He Jun comparó su papel con “el software de citas más grande del mundo”: los clientes proporcionan algoritmos complejos de emparejamiento; TSMC utiliza su red de manufactura global para buscar para cada dado el “alma gemela” más adecuada y completar el montaje y la entrega a tiempo.
He Jun: mientras más grande sea el encapsulado, los requisitos de calidad deben superar los de grado automotriz. A medida que los tamaños de encapsulado de IA se expanden rápidamente, el enfoque tradicional de “solo probar el chip y el encapsulado en sí” va perdiendo efectividad. He Jun señaló que, cuando CoWoS supera un tamaño de oblea de 3x, las interacciones entre el encapsulado y la placa de circuito, la estructura de enfriamiento y el sistema en general se vuelven cada vez más complejas. Para mantener la tasa global de ineficiencia (fallas) de sistemas grandes de IA dentro de rangos aceptables, el estándar de calidad de un único componente de encapsulado debe ir más allá del nivel para uso automotriz.
Por ello, TSMC impulsa la arquitectura STCO (System-Technology Co-Optimization, optimización de tecnologías en coordinación con el sistema). Exige que el chip, el encapsulado, el sustrato, la PCB y el diseño de enfriamiento se optimicen conjuntamente antes de la producción en masa, incorporando en el flujo de desarrollo temprano las condiciones de límites térmicos, mecánicos y de confiabilidad del sistema real.
El caso real de TSMC demuestra plenamente la gravedad del problema: después de integrar el mismo chip en diferentes sistemas, algunos productos presentan daños en die-edge (bordes del dado en bruto) que no se observaron nunca durante la fase de verificación de componentes. Finalmente, se debe ajustar en conjunto con el cliente el diseño de la PCB, la configuración de componentes pasivos y los procesos de fabricación. Este fenómeno evidencia con claridad que las condiciones de frontera del sistema se han convertido en una variable clave para la verificación de encapsulados de IA de gran tamaño.
Placa ABF en apuros; la estrategia de compra multifuente se convierte en un arma de doble filo. He Jun también mencionó que en los próximos años la cadena de suministro de IA se enfrentará simultáneamente a la escasez de memoria y de placas ABF. Para asegurar la capacidad de sustratos, los clientes suelen adoptar estrategias de compra multifuente. Sin embargo, las diferencias entre los sustratos de distintos proveedores en coeficientes de expansión térmica y características mecánicas están acentuando la dificultad para controlar la coplanaridad (coplanarity) y los rendimientos al entregar sistemas integrados, haciendo que la estrategia multifuente se convierta en un arma de doble filo.
Ante la presión de iteración anual de productos y tecnologías de IA, TSMC ha transformado su modo interno de desarrollo de “desarrollo secuencial” a “desarrollo en paralelo”. Así, los equipos de tecnología, manufactura y clientes avanzan sincronizadamente. Es posible incluso que los productos de los clientes ingresen a planta antes de que la validación en test vehicle (vehículo de pruebas) se complete; además, gran parte de las mejoras de proceso deben lograrse de manera inmediata dentro del ciclo de producción en masa.
TSMC también se compromete a, durante los seis trimestres anteriores a la producción en masa, anunciar las condiciones de frontera del sistema y solicitar ampliamente retroalimentación de los clientes, con el fin de asegurar que la tecnología cumpla con las necesidades reales en el momento de la verificación. He Jun también hizo un llamado a toda la industria para construir conjuntamente estándares y mejores prácticas de verificación a nivel de sistema mediante OCP (Open Compute Project). Combinando simulaciones mecánicas tempranas con datos de pruebas reales posteriores, y apoyándose en la gestión coordinada de la cadena de suministro, se puede acelerar de manera conjunta el desarrollo y la producción en masa de productos de IA.
(¡Viene la ola de alza de precios de las placas ABF! Ajinomoto pretende subir 30%; tres grandes fabricantes taiwaneses de placas impulsan primero sus ingresos)
Este artículo “Subdirector de TSMC: las obleas de 5,5x de CoWoS entran en producción en masa; la placa ABF se convertirá en el siguiente cuello de botella clave tras la memoria” apareció por primera vez en.
El vicepresidente de encapsulado avanzado de TSMC, He Jun, anunció el día 11 que el tamaño de oblea 5,5x de CoWoS ya se encuentra en producción en masa. Indicó que el rendimiento del producto es estable y supera el 98%, y que el objetivo es llevar CoWoS a un tamaño de oblea de 14x para 2029. Al mismo tiempo, señaló que, después de la memoria, la placa ABF se convertirá en el siguiente cuello de botella más crítico para la cadena de suministro de encapsulado de IA. La estrategia de compra multifuente tampoco podrá resolverlo.
CoWoS triplica su capacidad en tres años; el rendimiento en producción en masa de las obleas 5,5x se acerca a la perfección. He Jun reveló que, en los últimos tres años, la capacidad de CoWoS en TSMC se ha duplicado casi cada año. Actualmente, TSMC opera 10 plantas de encapsulado avanzado en todo el mundo, por lo que la oferta total está bastante cerca de la demanda de los clientes, aunque todavía no se ha cubierto por completo. Admitió que, desde que se incorporó a la industria del encapsulado en la década de 1990, nunca imaginó que el encapsulado avanzado alcanzaría un crecimiento tan exponencial en los últimos años. Incluso, CoWoS se ha convertido en una palabra de uso común en Taiwán.
Bromeó diciendo que ahora su presentación personal es muy sencilla: “Hola, soy el tipo de CoWoS (yo me dedico a hacer CoWoS)”. En términos de rendimiento, los resultados en producción en masa de CoWoS con oblea de 5,5x son muy destacados. Varios clientes de IA han mantenido sus productos durante largo tiempo por encima del 98%; algunos incluso han superado el 99%, lo que demuestra que TSMC tiene un nivel muy alto en el control del proceso para encapsulados de área extremadamente grande.
(¿El rendimiento de encapsulados Intel EMIB-T ronda casi el 90% y los costos son la mitad de CoWoS? ¿Aparece presión en TSMC?)
SoIC: aceleración en paso de 4,5 micras; estrategia de Chiplets para reducir costos y mejorar eficiencia. Mientras TSMC continúa ampliando el tamaño de las obleas en CoWoS, también impulsa en paralelo su tecnología SoIC de unión híbrida (hybrid bonding). He Jun explicó que el paso de unión de 6 micras (pitch) ya entró en producción en masa el año pasado, y se espera que para 2029 se reduzca aún más a 4,5 micras. Para esa fecha, se podrá lograr una arquitectura de apilamiento tridimensional en la que el chip A14 se apile directamente sobre otro chip A14; la densidad de interconexión superará en más de 50 veces la de las soluciones tradicionales y la eficiencia energética aumentará 5 veces.
En la estrategia de Chiplets (pequeños troqueles de silicio que pueden combinarse con otros para formar un único dispositivo de encapsulado), He Jun subrayó que su valor no solo radica en superar el límite del tamaño de oblea, sino también en permitir un diseño separado de circuitos analógicos y módulos de cómputo. De este modo, los clientes no necesitan trasladar todas las funciones al nodo de proceso más avanzado, reduciendo eficazmente los costos totales de desarrollo.
TSMC ya ha incorporado algoritmos para el emparejamiento de dado (die matching), seleccionando combinaciones de dados con características más compatibles para, a nivel de encapsulado, mejorar aún más la consistencia del rendimiento del producto.
He Jun comparó su papel con “el software de citas más grande del mundo”: los clientes proporcionan algoritmos complejos de emparejamiento; TSMC utiliza su red de manufactura global para buscar para cada dado el “alma gemela” más adecuada y completar el montaje y la entrega a tiempo.
He Jun: mientras más grande sea el encapsulado, los requisitos de calidad deben superar los de grado automotriz. A medida que los tamaños de encapsulado de IA se expanden rápidamente, el enfoque tradicional de “solo probar el chip y el encapsulado en sí” va perdiendo efectividad. He Jun señaló que, cuando CoWoS supera un tamaño de oblea de 3x, las interacciones entre el encapsulado y la placa de circuito, la estructura de enfriamiento y el sistema en general se vuelven cada vez más complejas. Para mantener la tasa global de ineficiencia (fallas) de sistemas grandes de IA dentro de rangos aceptables, el estándar de calidad de un único componente de encapsulado debe ir más allá del nivel para uso automotriz.
Por ello, TSMC impulsa la arquitectura STCO (System-Technology Co-Optimization, optimización de tecnologías en coordinación con el sistema). Exige que el chip, el encapsulado, el sustrato, la PCB y el diseño de enfriamiento se optimicen conjuntamente antes de la producción en masa, incorporando en el flujo de desarrollo temprano las condiciones de límites térmicos, mecánicos y de confiabilidad del sistema real.
El caso real de TSMC demuestra plenamente la gravedad del problema: después de integrar el mismo chip en diferentes sistemas, algunos productos presentan daños en die-edge (bordes del dado en bruto) que no se observaron nunca durante la fase de verificación de componentes. Finalmente, se debe ajustar en conjunto con el cliente el diseño de la PCB, la configuración de componentes pasivos y los procesos de fabricación. Este fenómeno evidencia con claridad que las condiciones de frontera del sistema se han convertido en una variable clave para la verificación de encapsulados de IA de gran tamaño.
Placa ABF en apuros; la estrategia de compra multifuente se convierte en un arma de doble filo. He Jun también mencionó que en los próximos años la cadena de suministro de IA se enfrentará simultáneamente a la escasez de memoria y de placas ABF. Para asegurar la capacidad de sustratos, los clientes suelen adoptar estrategias de compra multifuente. Sin embargo, las diferencias entre los sustratos de distintos proveedores en coeficientes de expansión térmica y características mecánicas están acentuando la dificultad para controlar la coplanaridad (coplanarity) y los rendimientos al entregar sistemas integrados, haciendo que la estrategia multifuente se convierta en un arma de doble filo.
Ante la presión de iteración anual de productos y tecnologías de IA, TSMC ha transformado su modo interno de desarrollo de “desarrollo secuencial” a “desarrollo en paralelo”. Así, los equipos de tecnología, manufactura y clientes avanzan sincronizadamente. Es posible incluso que los productos de los clientes ingresen a planta antes de que la validación en test vehicle (vehículo de pruebas) se complete; además, gran parte de las mejoras de proceso deben lograrse de manera inmediata dentro del ciclo de producción en masa.
TSMC también se compromete a, durante los seis trimestres anteriores a la producción en masa, anunciar las condiciones de frontera del sistema y solicitar ampliamente retroalimentación de los clientes, con el fin de asegurar que la tecnología cumpla con las necesidades reales en el momento de la verificación. He Jun también hizo un llamado a toda la industria para construir conjuntamente estándares y mejores prácticas de verificación a nivel de sistema mediante OCP (Open Compute Project). Combinando simulaciones mecánicas tempranas con datos de pruebas reales posteriores, y apoyándose en la gestión coordinada de la cadena de suministro, se puede acelerar de manera conjunta el desarrollo y la producción en masa de productos de IA.
(¡Viene la ola de alza de precios de las placas ABF! Ajinomoto pretende subir 30%; tres grandes fabricantes taiwaneses de placas impulsan primero sus ingresos)
Este artículo “Subdirector de TSMC: las obleas de 5,5x de CoWoS entran en producción en masa; la placa ABF se convertirá en el siguiente cuello de botella clave tras la memoria” apareció por primera vez en.