Después de dar una vuelta, me di cuenta de que solo hay señales de compra y venta, nadie explica claramente toda la cadena de suministro de HBM. Solo entendiendo la cadena de suministro se puede saber qué comprar y qué no. Hoy vengo a hacer un poco de educación al respecto.

¿Qué es HBM?

HBM, conocido como memoria de alto ancho de banda, utiliza TSV (vías de silicio) para apilar verticalmente múltiples capas de DRAM, logrando un ancho de banda de memoria extremadamente alto y baja latencia, proporcionando una capacidad masiva de procesamiento de datos para GPUs de IA como las de NVIDIA, superando el límite de la "pared de memoria" tradicional.

¿Cuál es la tecnología clave de HBM?

En términos simples, HBM es la tecnología de apilamiento que coloca múltiples capas de chips de DRAM verticalmente. El proceso más importante es el TSV, donde el orificio no se crea simplemente con láser, sino que se perfora mediante un gas de grabado que corroe el silicio para hacer los orificios y luego se inyecta cobre; después se cubre la parte superior con una capa de estaño (puntos microscópicos), permitiendo apilar varios chips desnudos.

En ese proceso, lo más importante son cuatro partes:

• Diseño y fabricación de HBM: lo realizan SK hynix, Micron y Samsung Electronics por su cuenta

• Equipos de perforación TSV: Applied Materials $AMAT y Lam Research $LRCX dominan el mercado

• Materiales de grabado/deposición/pulido: Integra (Intevac/Applied?)

  $ENTG

• Tarjetas de pruebas de HBM (probes): FormFactor $FORM (socio de colaboración profunda de hynix)

Pero si solo se apilan, además del punto de conexión tipo microbulto, todo queda suspendido y es muy frágil. Para reforzarlo y para la gestión térmica, actualmente los tres grandes proveedores tienen dos tipos de soluciones:

• SK hynix primero apila todo en conjunto, luego coloca toda la HBM dentro de un molde y vierte resina epoxi líquida para rellenar los espacios; después, calientan y aplican presión para que la resina epoxi se solidifique.

• Samsung y Micron, por su parte, ponen una capa de película delgada de polímero entre dos capas de chips. Al aplicar calor y presión, la película se funde en los puntos de microbulto y completa la soldadura; después, al enfriar, la película se solidifica. Luego repiten el proceso una y otra vez, apilando hacia arriba.

En cuanto a estas dos soluciones, para SK hynix es la mejor, porque durante la soldadura con microbultos no hay nada que interfiera; la velocidad de fabricación y el índice de buenos resultados salen mucho mejores.

En cuanto a la gestión térmica, SK hynix también mezcla en la resina epoxi partículas con alta conductividad térmica, básicamente convirtiendo la resina epoxi en algo similar a la silicona térmica. La eficiencia de refrigeración de SK hynix es el doble que la de Samsung. Por eso, ¿cómo es que la cuota de mercado de Hynix puede llegar al 50%?

Por eso, si se tratara de memorias Hynix (HBM ADR), entonces si ya tienes a mano las de Micron, simplemente cámbialas por las de Hynix.

Integración y empaquetado de HBM — CoWos

Después de que la HBM esté fabricada, llega el trabajo de conectarla con la GPU. En el caso tradicional, los circuitos entre chip y chip se conectan mediante trazos en la placa de circuito impreso (PCB) grabados con técnicas de grabado. Pero las líneas de comunicación entre HBM y GPU son extremadamente numerosas; la densidad de circuitos de una placa convencional no puede llegar a ese nivel. Por eso TSMC

$TSM

Luego desarrollaron un método de empaquetado 2.5D llamado CoWos.

La idea es que, mediante un equipo de litografía, se graban directamente en un gran wafer de silicio los circuitos que conectan HBM y GPU (los espacios entre líneas pueden lograrse de 0.8 a 2 μm). Luego, se sueldan ambas clases de chips a la vez. Esto permite tanto alto ancho de banda como baja latencia. La H100 y la B200 de NVIDIA usan este método.

¿Y qué es CoPoS?

En pocas palabras, actualmente el wafer (placa de silicio) es caro y además es circular. Mientras que los chips principales son rectangulares. Por eso, recortar wafers circulares es muy poco eficiente en material. Entonces, se propuso alinear los chips en una capa tipo panel RDL cuadrado para reemplazar el interposer de silicio circular original. Esto refuerza el diseño de interconexión de circuitos entre distintas capas conductoras y materiales: como se incorporan nuevos materiales como vidrio o zafiro, el tamaño rectangular puede permitir el empaquetado de múltiples chips, integrar chips de diferentes tamaños y, además, soportar moldes ópticos más grandes, aliviando el problema de la deformación (warpage) que se vuelve más evidente cuando los chips son cada vez más grandes.

Pero la densidad de interconexión hoy es relativamente más débil; las herramientas a nivel de panel y el rendimiento (yield) todavía están en desarrollo y se encuentran en fase de prueba/introducción. No es como CoWoS, que ya está completamente maduro y en producción en masa.

Estas tecnologías avanzadas de empaquetado dependen principalmente de TSMC$TSM y $AMKR.

Además, el 16 de junio estas dos empresas también firmaron contratos a largo plazo por 10 años, lo que demuestra que esta capacidad de producción realmente no es suficiente.

CoWoS es la solución principal actual (2.5D). CoPoS + sustrato de vidrio es la próxima dirección para gran tamaño. $TSM mediante la plataforma 3DFabric los combinan de forma flexible, cubriendo integralmente los requisitos de empaquetado desde IA hasta dispositivos móviles.

Por ahora, todavía hay bastante oportunidad en la dirección de los equipos de perforación TSV, las pruebas de HBM y también CoWoS.

Lo anterior es solo un análisis personal, no constituye asesoramiento de inversión. DYOR~