تستهدف شركة Kepler Computing كثافة ذاكرة SRAM أعلى بمقدار 2–4× مقارنةً بخط أساس CMOS، أي ما يعادل تخطي أكثر من 3 عقد تصنيع. وتتلخص رؤية الرئيس التنفيذي ديبو أولاسبيكان في أن تطوير ذاكرة SRAM التقليدية يزحف بمعدل 10–20% لكل عقدة، لذا تسعى الشركة إلى قفزة بحجم قانون مور بدلًا من مكاسب تدريجية.
لكن ما العقبة؟ هذا هدف معلن، وليس نتيجة أثبتتها شرائح سيليكون مُختبرة. وتزعم الشركة تحقيق أداء واستهلاك طاقة وتوافق مع الجهد الكهربائي بمستوى الفئة L3، وهو ما سيكون إنجازًا هائلًا إن صحّ—فكثافة SRAM من أصعب العقبات في تصميم الشرائح حاليًا. تتضخم الذاكرة المخبئية وتلتهم مساحة القالب بشراهة، لذا فإن زيادة الكثافة 4× ستمثل اختراقًا حقيقيًا لوحدات CPU وGPU ومسرّعات الذكاء الاصطناعي.
لا توجد اختبارات أداء حتى الآن، بل خارطة طريق فحسب. وإذا تمكنت الشركة فعلًا من إنتاج هذه التقنية بكميات كبيرة وبتكلفة مناسبة، فستتغير اقتصاديات البنية الهرمية للذاكرة المخبئية. وهذا افتراض كبير.
لكن ما العقبة؟ هذا هدف معلن، وليس نتيجة أثبتتها شرائح سيليكون مُختبرة. وتزعم الشركة تحقيق أداء واستهلاك طاقة وتوافق مع الجهد الكهربائي بمستوى الفئة L3، وهو ما سيكون إنجازًا هائلًا إن صحّ—فكثافة SRAM من أصعب العقبات في تصميم الشرائح حاليًا. تتضخم الذاكرة المخبئية وتلتهم مساحة القالب بشراهة، لذا فإن زيادة الكثافة 4× ستمثل اختراقًا حقيقيًا لوحدات CPU وGPU ومسرّعات الذكاء الاصطناعي.
لا توجد اختبارات أداء حتى الآن، بل خارطة طريق فحسب. وإذا تمكنت الشركة فعلًا من إنتاج هذه التقنية بكميات كبيرة وبتكلفة مناسبة، فستتغير اقتصاديات البنية الهرمية للذاكرة المخبئية. وهذا افتراض كبير.