Lộ trình HBM5 của Samsung cho thấy vấn đề còn lớn hơn băng thông
Samsung đặt mục tiêu tăng tốc độ I/O của HBM lên khoảng 2× từ HBM4E đến HBM5, mà không tăng độ rộng giao diện theo tỷ lệ tương ứng.
Nhưng con số khó xử lý hơn là mật độ công suất.
Bài thuyết trình Hot Chips 2026 của Samsung cho thấy mật độ công suất PHY tăng từ khoảng 0,5 lên hơn 2,0 W/mm² — hơn 4× — khi tốc độ I/O tăng gấp đôi.
Khối dẫn nhiệt (Heat Path Block) được đề xuất nhằm giảm nhiệt độ đỉnh hơn 35%.
Đây không đơn thuần là câu chuyện về DRAM nhanh hơn.
Nút thắt đang chuyển sang đế logic nền: thiết kế PHY, tính toàn vẹn tín hiệu và quản lý nhiệt phải cùng mở rộng.
Theo tôi, lợi thế cạnh tranh tiếp theo của HBM có thể không đến nhiều từ việc xếp chồng thêm DRAM, mà từ việc giúp đế nền cung cấp băng thông mà không vượt quá ngân sách công suất và nhiệt.
Chỉ số then chốt cần theo dõi giờ đây không còn chỉ là TB/s.
Mà là pJ/bit ở tốc độ hoạt động duy trì.
Các con số của Samsung vẫn là mục tiêu trong lộ trình, chưa phải kết quả sản xuất HBM5 đã được xác minh.
#stocks
Samsung đặt mục tiêu tăng tốc độ I/O của HBM lên khoảng 2× từ HBM4E đến HBM5, mà không tăng độ rộng giao diện theo tỷ lệ tương ứng.
Nhưng con số khó xử lý hơn là mật độ công suất.
Bài thuyết trình Hot Chips 2026 của Samsung cho thấy mật độ công suất PHY tăng từ khoảng 0,5 lên hơn 2,0 W/mm² — hơn 4× — khi tốc độ I/O tăng gấp đôi.
Khối dẫn nhiệt (Heat Path Block) được đề xuất nhằm giảm nhiệt độ đỉnh hơn 35%.
Đây không đơn thuần là câu chuyện về DRAM nhanh hơn.
Nút thắt đang chuyển sang đế logic nền: thiết kế PHY, tính toàn vẹn tín hiệu và quản lý nhiệt phải cùng mở rộng.
Theo tôi, lợi thế cạnh tranh tiếp theo của HBM có thể không đến nhiều từ việc xếp chồng thêm DRAM, mà từ việc giúp đế nền cung cấp băng thông mà không vượt quá ngân sách công suất và nhiệt.
Chỉ số then chốt cần theo dõi giờ đây không còn chỉ là TB/s.
Mà là pJ/bit ở tốc độ hoạt động duy trì.
Các con số của Samsung vẫn là mục tiêu trong lộ trình, chưa phải kết quả sản xuất HBM5 đã được xác minh.
#stocks