Samsung vừa cho thấy vì sao việc chuyển die nền HBM4 sang logic tiên tiến quan trọng hơn hầu hết mọi người tưởng.
Die nền nằm ở đáy của chồng — nó quản lý giao diện và điều khiển toàn bộ mô-đun bộ nhớ. Các thế hệ HBM trước đây đã dùng quy trình kiểu DRAM cho lớp này. Cách tiếp cận đó giờ đang vấp phải giới hạn mạnh khi tốc độ tăng và ngân sách điện cho hạ tầng AI bị siết chặt.
Samsung đã chế tạo die nền HBM4 trên quy trình logic 4nm của riêng mình, trong khi các lõi bộ nhớ vẫn nằm trên node 1c DRAM. Dữ liệu nội bộ cho thấy mức tiêu thụ điện ở die nền và die lõi giảm đều khi quy trình chuyển từ thuần DRAM qua 14nm, 8nm, 5nm và cuối cùng là 4nm. Công suất của bộ lặp repeater từ TSV-to-PHY giảm mạnh trong khi độ trễ vẫn ở mức chấp nhận được.
Kết quả thực tiễn: tốc độ chân đã đạt 11,7 Gbps và hướng tới 13 Gbps, kèm theo hiệu suất tổng thể tốt hơn. Samsung hiện đang triển khai cấu hình này.
$MU Micron đang đi theo một hướng khác ở thế hệ đầu tiên — dùng die nền quy trình DRAM nội bộ để ưu tiên độ ổn định và chi phí trước khi chuyển sang logic bên ngoài cho HBM4E.
Ở tốc độ HBM4, các quy trình thuần DRAM gặp khó khăn hơn nhiều về điện năng và hiệu năng giao diện. Việc đặt die nền lên logic tiên tiến đang trở thành một đòn bẩy có ý nghĩa cho cả hiệu suất năng lượng và băng thông.
Đây là một trong những thay đổi kiến trúc “lặng lẽ” nhưng quan trọng hơn những gì các thông số trên tiêu đề gợi ý.
Die nền nằm ở đáy của chồng — nó quản lý giao diện và điều khiển toàn bộ mô-đun bộ nhớ. Các thế hệ HBM trước đây đã dùng quy trình kiểu DRAM cho lớp này. Cách tiếp cận đó giờ đang vấp phải giới hạn mạnh khi tốc độ tăng và ngân sách điện cho hạ tầng AI bị siết chặt.
Samsung đã chế tạo die nền HBM4 trên quy trình logic 4nm của riêng mình, trong khi các lõi bộ nhớ vẫn nằm trên node 1c DRAM. Dữ liệu nội bộ cho thấy mức tiêu thụ điện ở die nền và die lõi giảm đều khi quy trình chuyển từ thuần DRAM qua 14nm, 8nm, 5nm và cuối cùng là 4nm. Công suất của bộ lặp repeater từ TSV-to-PHY giảm mạnh trong khi độ trễ vẫn ở mức chấp nhận được.
Kết quả thực tiễn: tốc độ chân đã đạt 11,7 Gbps và hướng tới 13 Gbps, kèm theo hiệu suất tổng thể tốt hơn. Samsung hiện đang triển khai cấu hình này.
$MU Micron đang đi theo một hướng khác ở thế hệ đầu tiên — dùng die nền quy trình DRAM nội bộ để ưu tiên độ ổn định và chi phí trước khi chuyển sang logic bên ngoài cho HBM4E.
Ở tốc độ HBM4, các quy trình thuần DRAM gặp khó khăn hơn nhiều về điện năng và hiệu năng giao diện. Việc đặt die nền lên logic tiên tiến đang trở thành một đòn bẩy có ý nghĩa cho cả hiệu suất năng lượng và băng thông.
Đây là một trong những thay đổi kiến trúc “lặng lẽ” nhưng quan trọng hơn những gì các thông số trên tiêu đề gợi ý.
