Samsung только что показала, почему перенос базового кристалла HBM4 на передовую логику важнее, чем понимают большинство.
Базовый кристалл расположен внизу стека — он управляет интерфейсом и контролирует весь модуль памяти. Ранние поколения HBM использовали для этого слоя процесс в стиле DRAM. Теперь этот подход упирается в жёсткие ограничения по мере роста скоростей и ужесточения рамок по энергопотреблению в AI-инфраструктуре.
Samsung построила базовый кристалл HBM4 на собственном 4-нм логическом процессе, при этом кристаллы памяти оставила на узле 1c DRAM. Внутренние данные показывают, что мощность базового и «сердцевинного» кристаллов стабильно снижается по мере перехода от чистого DRAM через 14 нм, 8 нм, 5 нм и, наконец, 4 нм. Энергопотребление репитера TSV-to-PHY падает резко, тогда как задержки остаются в приемлемых пределах.
Практический итог: скорость контактов уже достигла 11,7 Гбит/с с дальнейшим направлением к 13 Гбит/с, плюс улучшенная общая эффективность. Samsung уже поставляет эту конфигурацию.
$MU Micron выбирает другой путь для первого поколения — используя внутренний DRAM-процесс для базового кристалла, чтобы в первую очередь обеспечить стабильность и стоимость, прежде чем перейти к внешней логике для HBM4E.
На скоростях HBM4 чистые DRAM-процессы заметно сильнее испытывают проблемы с мощностью и производительностью интерфейса. Размещение базового кристалла на передовой логике превращается в весомый рычаг и для эффективности, и для пропускной способности.
Это одно из тех тихих архитектурных изменений, которые значат больше, чем предполагают заголовки с характеристиками.
Базовый кристалл расположен внизу стека — он управляет интерфейсом и контролирует весь модуль памяти. Ранние поколения HBM использовали для этого слоя процесс в стиле DRAM. Теперь этот подход упирается в жёсткие ограничения по мере роста скоростей и ужесточения рамок по энергопотреблению в AI-инфраструктуре.
Samsung построила базовый кристалл HBM4 на собственном 4-нм логическом процессе, при этом кристаллы памяти оставила на узле 1c DRAM. Внутренние данные показывают, что мощность базового и «сердцевинного» кристаллов стабильно снижается по мере перехода от чистого DRAM через 14 нм, 8 нм, 5 нм и, наконец, 4 нм. Энергопотребление репитера TSV-to-PHY падает резко, тогда как задержки остаются в приемлемых пределах.
Практический итог: скорость контактов уже достигла 11,7 Гбит/с с дальнейшим направлением к 13 Гбит/с, плюс улучшенная общая эффективность. Samsung уже поставляет эту конфигурацию.
$MU Micron выбирает другой путь для первого поколения — используя внутренний DRAM-процесс для базового кристалла, чтобы в первую очередь обеспечить стабильность и стоимость, прежде чем перейти к внешней логике для HBM4E.
На скоростях HBM4 чистые DRAM-процессы заметно сильнее испытывают проблемы с мощностью и производительностью интерфейса. Размещение базового кристалла на передовой логике превращается в весомый рычаг и для эффективности, и для пропускной способности.
Это одно из тех тихих архитектурных изменений, которые значат больше, чем предполагают заголовки с характеристиками.
