A ChangXin Memory $CXMT anunciou uma arquitetura DRAM 4F², com transistores de porta vertical que envolvem o canal, e pretende lançar módulos RDIMM DDR5 para servidores até o fim de 2026. Em comparação com o padrão dominante de 6F², a área teórica das células de memória pode ser reduzida em cerca de 30%, mas isso não significa que o custo do chip inteiro caia diretamente 30%.
Se a oferta aumentar e os preços recuarem, DELL, HPQ e Lenovo poderão sentir menos pressão sobre os custos; fabricantes chineses de equipamentos, como a Naura e a AMEC, também poderão se beneficiar da expansão da capacidade.
Esse avanço arquitetônico merece atenção, mas ainda precisa superar três etapas: rendimento, produção em massa e qualificação por clientes. A intensificação da concorrência em DRAM convencional também não permite concluir diretamente que a HBM4 perderá sua vantagem. Acompanhe o envio de amostras e as certificações no fim do ano, sem contabilizar uma meta tecnológica antecipadamente como se já fosse fornecimento em grande escala.
Se a oferta aumentar e os preços recuarem, DELL, HPQ e Lenovo poderão sentir menos pressão sobre os custos; fabricantes chineses de equipamentos, como a Naura e a AMEC, também poderão se beneficiar da expansão da capacidade.
Esse avanço arquitetônico merece atenção, mas ainda precisa superar três etapas: rendimento, produção em massa e qualificação por clientes. A intensificação da concorrência em DRAM convencional também não permite concluir diretamente que a HBM4 perderá sua vantagem. Acompanhe o envio de amostras e as certificações no fim do ano, sem contabilizar uma meta tecnológica antecipadamente como se já fosse fornecimento em grande escala.