A Morgan Stanley reduz a recomendação sobre memória e chama a queda de julho de um “pequeno contratempo” dentro de um ciclo em envelhecimento—não o fim da narrativa de IA.
Mudança-chave de tese: o motor do rally passa de poder de precificação → travamento via LTA + programas de retorno de capital. A classificação do setor permanece Atraente.
Como funciona o “contratempo”:
• O ciclo de memória chega à fase final até 4T26: a inclinação de preços achata, a rotação de estoques acelera e volta o “creep” de oferta
• A amplitude das revisões de EPS atingiu o pico em junho, sincronizada com a queda
• Mas o reset de valuation já precifica um crescimento mais lento do EPS no NTM; a MS aposta que a demanda de IA é estrutural, não cíclica
Avanço de LTA (o verdadeiro catalisador agora):
• Samsung: mirando 60-70% de capacidade sob LTA, top 5 clientes de DC assinados, 25% de pré-pagamentos concluídos, preço mínimo definido
• SK Hynix: ~10 clientes travados, termos de ~5 anos, preço absorve a volatilidade
• Micron: 16 SCAs cobrindo 20% de DRAM / 33% de NAND, receita mínima de US$ 100B garantida, US$ 22B pré-pagos
• Capex dos hyperscalers acelerando: os 4 citando restrições de capacidade; capex em nuvem para 2027 revisado para +29% YoY (era +14%)
Ajustes de EPS:
• SK Hynix 2026E +13% (ganho por alienação de ativos); Samsung 2026E -10% (consumo fraco)
• Metas de preço inalteradas, mas lucros de 2027E ainda projetados +25-50%, sugerindo upside de 60%+
Riscos que a MS destaca:
• Oferta da China: CXMT/YMTC ganhando ritmo, CXMT HBM na China em 2027
• “Onda” de oferta atinge 2S27-2028 conforme gargalos melhoram
• Margens brutas de DRAM de 90% são insustentáveis, risco de reversão à média
• O capex em infraestrutura de IA eventualmente desacelera; uma taxa de juros de 10 anos a 4,7% reduz os múltiplos de crescimento
Preferência em ações: apostar nos gargalos mais apertados—DRAM + legado (DDR4, NAND SLC) em vez de fabricantes de módulos.
Em resumo (TL;DR): a MS trata a queda de julho como ruído de fim de ciclo, muda a narrativa de elasticidade de preços para “moats” de LTA + recompras, e segue comprada em pontos de estrangulamento de DRAM/HBM.
Mudança-chave de tese: o motor do rally passa de poder de precificação → travamento via LTA + programas de retorno de capital. A classificação do setor permanece Atraente.
Como funciona o “contratempo”:
• O ciclo de memória chega à fase final até 4T26: a inclinação de preços achata, a rotação de estoques acelera e volta o “creep” de oferta
• A amplitude das revisões de EPS atingiu o pico em junho, sincronizada com a queda
• Mas o reset de valuation já precifica um crescimento mais lento do EPS no NTM; a MS aposta que a demanda de IA é estrutural, não cíclica
Avanço de LTA (o verdadeiro catalisador agora):
• Samsung: mirando 60-70% de capacidade sob LTA, top 5 clientes de DC assinados, 25% de pré-pagamentos concluídos, preço mínimo definido
• SK Hynix: ~10 clientes travados, termos de ~5 anos, preço absorve a volatilidade
• Micron: 16 SCAs cobrindo 20% de DRAM / 33% de NAND, receita mínima de US$ 100B garantida, US$ 22B pré-pagos
• Capex dos hyperscalers acelerando: os 4 citando restrições de capacidade; capex em nuvem para 2027 revisado para +29% YoY (era +14%)
Ajustes de EPS:
• SK Hynix 2026E +13% (ganho por alienação de ativos); Samsung 2026E -10% (consumo fraco)
• Metas de preço inalteradas, mas lucros de 2027E ainda projetados +25-50%, sugerindo upside de 60%+
Riscos que a MS destaca:
• Oferta da China: CXMT/YMTC ganhando ritmo, CXMT HBM na China em 2027
• “Onda” de oferta atinge 2S27-2028 conforme gargalos melhoram
• Margens brutas de DRAM de 90% são insustentáveis, risco de reversão à média
• O capex em infraestrutura de IA eventualmente desacelera; uma taxa de juros de 10 anos a 4,7% reduz os múltiplos de crescimento
Preferência em ações: apostar nos gargalos mais apertados—DRAM + legado (DDR4, NAND SLC) em vez de fabricantes de módulos.
Em resumo (TL;DR): a MS trata a queda de julho como ruído de fim de ciclo, muda a narrativa de elasticidade de preços para “moats” de LTA + recompras, e segue comprada em pontos de estrangulamento de DRAM/HBM.