Ten artykuł został ponownie opublikowany za zgodą CoinCu

Kluczowe punkty:

  • Cysic, start-up zajmujący się sprzętem o zerowej wiedzy, niedawno zakończył rundę finansowania początkowego o wartości 6 milionów dolarów, prowadzoną przez Polychain Capital.

  • Głównym celem Cysic jest świadczenie przyspieszanych sprzętowo usług dla procesu generowania dowodu ZK w projekcie ZK.

  • Cysic osiągnął już swój zamiar nawiązania współpracy z niektórymi wiodącymi projektami ZK i w pierwszej kolejności będzie świadczył usługi akceleracji MSM dla tych projektów.

Cysic to wiodący w branży projekt akceleracji sprzętowej ZK, którego celem jest projektowanie zaawansowanych układów ASIC, aby pomóc skrócić czas generacji odpornej na ZK. Cysic utworzył najwyższej klasy zespół zajmujący się projektowaniem i rozwojem sprzętu oraz ukończył prace projektowe POC oparte na FPGA.

Zgodnie z wynikami POC można udowodnić, że możliwości akceleracji sprzętowej ZK firmy Cysic zajmują już wiodącą pozycję w branży.

ABCDE zainwestowało w Cysic w rundzie zalążkowej, a instytucjami inwestycyjnymi w tej rundzie są także Polychain, A&T, Hashkey i Web3.com Venture.

Dlaczego potrzebujemy akceleracji sprzętowej ZK?

Generowanie dowodu ZK (ZK Proof Generation) jest jednym z kluczowych etapów projektu ZK. Niestety, w istniejących systemach dowodów ZK, generowanie dowodów ZK zwykle wymaga wielu obliczeń. W miarę wzrostu złożoności projektu i wzrostu skali obwodu ZK ilość obliczeń wymaganych do wygenerowania dowodu ZK będzie wzrastać wykładniczo.

Na przykład w przypadku dużych projektów zkEVM/zkVM, takich jak Scroll i zkSync, obliczenia mogą zająć wiele godzin, a nawet dni, jeśli do generowania dowodów ZK używany jest procesor. W prawdziwym biznesie większość projektów musi ograniczać generowanie dowodów ZK do sekund i minut. Czas obliczeń wynoszący kilka godzin lub dłużej jest całkowicie nie do zaakceptowania w przypadku większości projektów ZK, szczególnie w przypadku projektów rozszerzających, takich jak zkEVM/zkVM.

Ponadto złożoność obliczeniowa generowania dowodu ZK jest trudna do teoretycznego zmniejszenia w oknie czasowym około dwóch lat przed oficjalnym uruchomieniem projektu ZK w przyszłości.

Dlatego też, aby zapewnić użyteczność projektu, zanim projekt zostanie oficjalnie uruchomiony, strona projektu ZK musi przyjąć rozwiązanie techniczne „przyspieszenia generowania dowodów ZK”, aby przyspieszyć generowanie dowodów ZK do poziomu drugiego lub minutowego . Metoda przyspieszania generacji odpornej na ZK za pomocą sprzętu o wysokiej wydajności jest obecnie pierwszym wyborem.

Co to jest akceleracja sprzętowa?

W procesie generowania dowodu ZK główne czasochłonne obliczenia można podzielić na dwa typy:

1. Obliczenia NTT (ang. Number Theoretic Transform) na podstawie wielomianów

2. Obliczenia MSM (Multi-Scalar Multiplication) na krzywych eliptycznych. Ogólnie rzecz biorąc, w obliczeniach wygenerowanych przez dowód ZK zadania obliczeniowe typu NTT stanowią około 25% wszystkich zadań obliczeniowych, a zadania obliczeniowe typu MSM stanowią około 60–70%.

Na szczęście istnieją dwa typy zadań obliczeniowych:

1. Logika jest stosunkowo prosta

2. Duża liczba powtórzeń tej samej logiki obliczeniowej

3. Charakterystyka równoległości (podobna do obliczeń Bitcoin Mining). Dlatego teoretycznie możliwe jest użycie sprzętu o wysokiej wydajności w celu przyspieszenia tych dwóch typów obliczeń.

Jak pokazano na poniższym rysunku, możemy stwierdzić, że obliczenia NTT (lewa górna część) i obliczenia MSM (prawa strona) są lekko powiązane w procesie generowania dowodu ZK. Dlatego strona projektu ZK może wybrać według rzeczywistych potrzeb:

1. Przyspiesz obliczenia NTT samodzielnie lub

2. Przyspiesz obliczenia MSM

3. Przyspieszenie NTT i MSM jako całości, trzy opcje.

Przebieg procesu generowania dowodu Ogólnego ZK

  • Uwaga 1: Powyższe zdjęcie pochodzi z artykułu współzałożyciela Scroll, Zhanga Ye: PipeZK: Accelerating Zero-Knowledge Proof with a Pipelined Architecture. Jest to jedna z pierwszych publikacji w branży poświęconych badaniu akceleracji sprzętowej ZK.

  • Uwaga 2: W niektórych publikacjach/artykułach twierdzi się, że najbardziej czasochłonnym generowaniem dowodu ZK jest metoda FFT (szybka transformata Fouriera) i MSM. Chociaż zasady FFT i NTT są podobne, ponieważ większość obliczeń kryptograficznych stosowanych w ZK jest wykonywana na polach skończonych (pole skończone), rzeczywiste obliczenia powinny odbywać się w trybie NTT. Dlatego za standard przyjmujemy NTT stosowany w większości artykułów akademickich.

Jakie jest stosowane przyspieszenie sprzętowe?

Podobnie jak w przypadku rozwiązania wydobywczego, obecne rozwiązanie akceleracji sprzętowej ZK jest wdrażane głównie za pomocą następujących trzech typów sprzętu:

  • GPU

  • FPGA

  • układy ASIC

Obecnie na rynku dostępne są dwa główne rozwiązania akceleracji sprzętowej: GPU i FPGA. Schematy akceleracji wykorzystujące GPU/FPGA są stosunkowo łatwe do wdrożenia. Dlatego, aby szybciej zdobyć rynek, większość producentów w pierwszej kolejności wdraża rozwiązanie GPU/FPGA. Ze względu na wysoki koszt sprzętu GPU i FPGA, stosunkowo wysokie zużycie energii i ograniczoną wydajność bezwzględną. Dlatego rozwiązanie ASIC jest częścią, której nie można pominąć w ekosystemie akceleracji sprzętowej ZK.

Jak akceleracja sprzętowa służy uczestnikom projektu ZK

Dostawcy akceleracji sprzętowej ZK mogą świadczyć usługi akceleracji generacji odpornej na ZK na dwa sposoby:

  • Za pośrednictwem interfejsów API SaaS.

  • Świadczenie usług akceleracji (podobnych do sprzedaży maszyn górniczych) poprzez sprzedaż sprzętu (cała maszyna/chip).

Jak wspomnieliśmy powyżej, podczas generowania dowodów ZK obliczenia NTT i MSM są lekko łączone. Dlatego też, w zależności od stopnia szczegółowości usług, dostawcy usług akceleracji sprzętowej mogą świadczyć następujące trzy szczegółowe usługi.

  • Dedykowana akceleracja NTT (dedykowane API/urządzenie sprzętowe akceleracji NTT)

  • Dedykowana akceleracja MSM (dedykowane API/urządzenie sprzętowe akceleracji MSM)

  • Rozwiązanie akceleracyjne typu „wszystko w jednym”, umożliwiające jednoczesne przyspieszenie NTT i MSM.

Różnice w dostawcach akceleracji sprzętowej

Problemy obliczeniowe NTT i MSM są szeroko badane od wielu lat. Dużym producentom trudno jest osiągnąć przełom w teorii informatyki w krótkim czasie. Dlatego różnice techniczne między różnymi producentami polegają bardziej na możliwościach realizacji inżynierii, kontroli szczegółów algorytmów, wyborze stosu technologicznego (sprzętu), kontroli kosztów produkcji sprzętu i możliwościach projektowania produktu. Kiedy klienci wybierają dostawcę akceleracji, skupiają się na następujących trzech czynnikach:

  • Wydajność sprzętu/usługi i czas obliczeniowy producenta w ramach tego samego zadania obliczeniowego.

  • Koszt akceleracji sprzętowej w ramach tego samego zadania obliczeniowego jest kosztem obliczeniowym producenta.

  • Łatwość użycia API/urządzenia.

Dlaczego inwestujemy w Cysic?

Firma Cysic została założona pod koniec sierpnia 2022 roku przez Leo Fana i Bowena Huanga. Głównym celem Cysic jest świadczenie usług akceleracji sprzętowej dla procesu generowania odpornego na ZK projektu ZK. Kalifornia, USA i Chiny kontynentalne. Członkowie założyciele wywodzą się głównie ze studiów doktoranckich na Wydziale Informatyki 20 najlepszych uniwersytetów w Stanach Zjednoczonych oraz z zespołu projektującego chipy Instytutu Technologii Obliczeniowych Chińskiej Akademii Nauk.

Na tym etapie projektu przeprowadzono weryfikację POC obliczeń MSM opartych na FPGA, a kod projektu to SolarMSM. Na tym etapie SolarMSM będzie świadczyć usługi zewnętrzne w ramach SaaS.

Obecnie Cysic osiągnął zamierzenia współpracy z kilkoma wiodącymi stronami projektu ZK i w najbliższej przyszłości będzie świadczył dla nich usługi testowe. Według dowodów wielu autorytetów branżowych, SolarMSM zajmuje czołową pozycję w branży w zakresie przyspieszania wydajności obliczeniowej MSM.

Profil zespołu założycielskiego

Obaj założyciele mają duże doświadczenie techniczne i są ekspertami w dziedzinie kryptografii i projektowania sprzętu. Dr Leo ukończył Uniwersytet Cornell pod okiem światowej sławy profesor kryptografii, Elaine Shi. Przed dołączeniem do Rutgers University jako adiunkt Leo pracował jako badacz kryptografii w Algorand.

Inny założyciel, Bowen Huang, pracował w Instytucie Technologii Obliczeniowych Chińskiej Akademii Nauk przez 6 lat, zanim założył Cysic i rozpoczął studia doktoranckie na Uniwersytecie Yale. Zaprojektuj lądowanie.

Niewiele wyników

Obecnie firma Cysic wdrożyła projekt POC rozwiązania akcelerującego MSM w oparciu o publiczny układ FPGA firmy Xilinx o nazwie kodowej SolarMSM. W weryfikacji POC, dla zadania obliczeniowego MSM, którego rozmiar wejściowy wynosi 2³⁰, SolarMSM może przyspieszyć je do mniej niż jednej sekundy. Jest to obecnie najwyższy poziom wśród wszystkich wyników danych publicznych w branży i jest o 1–2 rzędy wielkości wyższy od mistrzowskiego wyniku konkursu ZPrize.

Szybkie wdrożenie SolarMSM demonstruje:

  • Zespół Cysic ma efektywne siły badawczo-rozwojowe i możliwości techniczne. Można go szybko zaprojektować i wdrożyć, czyli o 1–2 rzędy wielkości więcej niż pierwsza nagroda ZPrize, co wykazuje przytłaczającą przewagę szybkości.

  • Zespół Cysic ma solidne możliwości zarządzania integracją łańcucha dostaw. Jeśli płytka drukowana, odprowadzanie ciepła, zasilacz, złącza PCIE i konstrukcja obudowy zostaną dostosowane równolegle, dostawę można nadal zrealizować szybko w ciągu 2-3 miesięcy, czyli w zasadzie 2-3 razy szybciej niż w przypadku standardu branżowego.

Jednocześnie POC na tym etapie jest także wewnętrzną weryfikacją prac projektowych/rozwojowych sprzętu Cysic. Ponieważ koszt korekcji błędów w układach ASIC jest wyższy niż w przypadku rozwiązań FPGA, pełna weryfikacja maszyny za pomocą SolarMSM przy dużej przepustowości, wysokim zużyciu energii i wysokim poziomie połączeń wzajemnych może znacznie zmniejszyć ryzyko przyszłych błędów układu ASIC.

Mapa drogowa technologii

Cysic planuje dostarczyć kompletne rozwiązanie do akceleracji sprzętowej ASIC, obejmujące obliczenia NTT i MSM. Obecnie strona projektu przyjmuje dwuetapową strategię badawczo-rozwojową.

Faza 1: POC oparty na FPGA

W pierwszej fazie projektu wersja POC akceleracji MSM i NTT oparta na publicznym FPGA firmy Xilinx: SolarMSM. Obecnie moduł akceleracji obliczeń MSM został ukończony, a obliczenia MSM w skali 2³⁰ można wykonać w czasie krótszym niż jedna sekunda, co jest najwyższą wydajnością spośród wszystkich publicznych wyników akceleracji sprzętowej FPGA-MSM, wyprzedzając konkurencję o ponad 1–2 rzędy wielkości. Jeśli nic więcej, SolarMSM będzie posiadał najwyższy rekord wydajności w zakresie akceleracji sprzętowej MSM, dopóki nie pojawią się chipy ASIC. Cysic osiągnął zamierzenia współpracy z kilkoma wiodącymi projektami ZK i w pierwszej kolejności będzie świadczył usługi akceleracji MSM dla tych projektów.

W ciągu najbliższych kilku miesięcy Cysic planuje ukończenie modułu akceleracji obliczeń NTT SolarNTT opartego na SolarMSM. SolarNTT i SolarMSM zostaną wdrożone na tym samym serwerze w celu wykonywania przyspieszonych obliczeń w oparciu o ten sam wielkoskalowy system połączeń FPGA. Te dwa zestawy implementacji zostaną zintegrowane poprzez architekturę szybkich połączeń wzajemnych zaprojektowaną przez Cysic, aby stać się kompleksowym rozwiązaniem akceleracyjnym SolarZKP. SolarZKP będzie świadczyć usługi API zewnętrznie poprzez SaaS.

Faza 2: 12 nm układy ASIC

Po etapie POC Cysic rozpocznie etap rozwoju 12 nm ASIC. Celem jest osiągnięcie mocy obliczeniowej pojedynczego układu ASIC na poziomie wydajności całego SolarZKP (obsługującego zarówno obliczenia MSM, jak i NTT oraz inne podstawowe funkcje określone przez stronę projektu) przy jednoczesnym zmniejszeniu zużycia energii przez pojedynczy układ do dwóch rzędów ogrom.

Analiza rynku

Jak klienci wybierają rozwiązania akceleracji sprzętowej?

W rzeczywistej produkcji różni klienci ZK mają różne wymagania dotyczące akceleracji sprzętowej, w zależności od wrażliwości projektu ZK na czas generowania dowodu. Na przykład:

  • W przypadku projektów warstwy 2 opartych na zkEVM/zkVM ich głównym wymaganiem jest szybkie i stabilne generowanie dowodów ZK. Dlatego będą bardziej skłonni wybrać szybsze i stabilniejsze zintegrowane rozwiązanie akceleracyjne.

  • W przypadku niektórych projektów ZK, które nie są wrażliwe na czas generowania dowodów ZK, nie muszą generować dowodów z największą szybkością, takich jak dowody własności wymian. W tym scenariuszu klienci mogą elastycznie wybrać samo przyspieszenie obliczeń MSM lub połączyć obliczenia MSM i obliczenia NTT dostarczane przez różnych dostawców usług w akceptowalnym czasie, aby wybrać najlepszą cenę.

Wierzymy, że w przyszłości pojawią się narzędzia łączące rozwiązania różnych dostawców akceleracji sprzętowej, aby pomóc klientom generować optymalne rozwiązania.

Ryzyko projektu

Obecnie w zawodach na torze przyspieszanym sprzętowo ZK wzięło udział wiele firm. Istnieje ryzyko opóźnień w rozwoju projektu i ryzyko rynkowe w przypadku projektów akceleracji sprzętowej ZK opartych na ASIC.

Ryzyko opóźnienia rozwoju projektu

Pomiędzy stroną projektu ZK a producentem akceleracji sprzętowej ZK istnieje relacja wzajemnej współpracy i wspólnych osiągnięć. Jako strona projektu ZK w pierwszej kolejności wybierze pierwsze dostępne rozwiązanie akceleracji sprzętowej, aby przejąć udział w rynku samego projektu ZK. W przypadku projektu zkEVM/zkVM możliwość stabilnego zapewniania dowodów blokowych L2 jest jedną z najważniejszych kwestii. Dlatego też niektóre strony projektu ZK już na wczesnym etapie osiągną długoterminowe zamiary współpracy z dostawcami akceleracji sprzętowej. Jeśli rozwój projektu będzie zbyt powolny, część udziału w rynku może zostać utracona już na wczesnym etapie. Jednocześnie istnieje ryzyko awarii wyjścia taśmowego ASIC. Awarie związane z przerwami w działaniu, spowodowane ograniczeniami wydajności producentów układów scalonych, zmuszą projekt do zmiany harmonogramu odłączania taśm, powodując opóźnienia w projekcie.

Ryzyko rynkowe

Stronę projektu ZK można podzielić na dwie kategorie: kategorię prywatności i kategorię ekspansji. W przypadku projektów związanych z prywatnością korzystanie z akceleracji sprzętowej może w pewnym stopniu zmniejszyć ryzyko ataków z kanału bocznego, ale biorąc pod uwagę kwestie prywatności, projekty dotyczące prywatności będą ostrożniejsze przy wyborze rozwiązań akceleracji sprzętowej ZK, na przykład decydując się na bezpośredni zakup sprzętu zamiast Nie za pośrednictwem SaaS praca.

Konkurencyjny konkurs na szefa projektu

Obecnie w branży istnieje trzech potężnych konkurentów, a mianowicie Supranational, Ulvantanna i Auradine.

Ponadnarodowy

Supranational wszedł na ścieżkę ZK akcelerowanego przez GPU od 2019 roku, a ostatnio zaczął angażować się w dziedzinę FPGA/ASIC. Supranational ma już bardzo dojrzałe rozwiązanie akceleracyjne oparte na GPU typu open source, a jego wydajność plasuje się w czołówce branży. Jednocześnie spodziewamy się, że Supranational będzie miał również komercyjne rozwiązanie o zamkniętym kodzie źródłowym o lepszej wydajności. Firma Supranational weszła na rynek wcześniej, dysponując pewnymi zasobami branżowymi i dobrym przepływem środków pieniężnych.

Ulvantanna

Zespół założycielski pochodzi z Jump Crypto i otrzymał inwestycje od paradigm i bain crypto. Nie należy lekceważyć jego siły.

Auradyna

W porównaniu z Seniorem zespół założycielski ma bogate doświadczenie w zakresie przedsiębiorczości oraz platformę najlepszych producentów i kapitału.

Inne zespoły zajmujące się akceleracją sprzętową

Pozostałe zespoły, takie jak Ingonyama i Jump Crypto, weszły na tor przed nimi, ale według publicznych danych ich wyniki na tym etapie nie są tak dobre, jak SolarMSM.

Wewnętrzny zespół akceleracji sprzętowej projektu ZK

Obecnie, oprócz dedykowanych zespołów zajmujących się akceleracją sprzętową, wiele stron projektu ZK bada również wewnętrznie rozwiązania akceleracji sprzętowej, takie jak zkSync i Scroll.

zkSync

zkSync wybiera rozwiązanie akceleracji GPU/FPGA. Według wyników opublikowanych na ZPrice, rozwiązanie GPU zkSync zajmuje 2,528 sekundy, gdy skala wejściowa wynosi 2²⁶ MSM. Wydajność ta wynosi mniej niż jedną dziesiątą rozwiązania Cysic SolarMSM (obliczenie 2³⁰ MSM zajmuje mniej niż 1 sekundę).

Zwój

Przewijanie zostało wewnętrznie zbadane pod kątem akceleracji opartej na GPU. Jednocześnie Scroll i niektóre instytucje akademickie współpracują w celu poszukiwania lepszych rozwiązań, a najnowsze wyniki ich badań akademickich zostały opublikowane na ASPLOS 2023, najważniejszej konferencji w dziedzinie architektury komputerów [3]. Jako wiodący projekt zkEVM warto z niecierpliwością patrzeć na ich postępy i śledzić ich dalsze postępy.

Bibliografia

[1] PipeZK: Przyspieszanie dowodu wiedzy zerowej dzięki architekturze potokowej, ZhangYe

[2] Przyspieszenie mnożenia wieloskalarnego przez FPGA: CycloneMSM, JumpCrypto

[3] GZKP: System sprawdzający wiedzę zerową z akceleracją GPU

ZASTRZEŻENIE: Informacje zawarte na tej stronie mają charakter ogólnego komentarza rynkowego i nie stanowią porady inwestycyjnej. Zachęcamy do przeprowadzenia własnych badań przed inwestycją.

Dołącz do nas, aby śledzić aktualności: https://linktr.ee/coincu

Harolda

Wiadomości Coincu