サムスン電子は、次世代DRAM戦略を見直し、これまでプロジェクトベースだったB1bプロセスを同社の公式ロードマップに追加し、D0aへ改称した。これは同社初のサブ10ナノメートルDRAMである。ChainCatcherによれば、以前D0aと呼ばれていた製品は、現在D0a-Vとして別枠に分類されたという。この動きは、先進パッケージングの導入を汎用DRAMへ向けて加速することを狙っている。

B1bは、メモリセルと周辺ドライバ回路を別々のウエハー上で製造し、その後、直接銅インターコネクトによるウエハー間ハイブリッドボンディングでそれらを接合する。現在の商用DRAMは1cであり、約11〜12ナノメートルの線幅を持つ第6世代の10ナノメートル級ノードだ。次世代の1dは、第7世代の10ナノメートル級ノードで、線幅は約10〜11ナノメートル、そして事実上の最終的な10ナノメートル級製品として見なされている。垂直トランジスタDRAMはセル面積を6F²から4F²へ削減できるが、高アスペクト比のエッチングやリークの課題に直面している。ウエハー間ハイブリッドボンディングは、CMOSイメージセンサーや高積層NANDにおいてすでに量産されている。

Samsungは、第8世代の大容量メモリ（HBM5）向けにB1bも評価している。HBM5は2029年頃の量産開始が見込まれており、HBM4Eと比べて動作速度を50%以上引き上げることを目指している。業界の試算では、B1bに基づくD0a DRAMは約2年で商用利用に到達し得る一方、量産の投資スケジュールは来年の中頃には早ければ決定される可能性がある。