Nauraは、3D DRAM向けの2段階サイクルエッチに関するIEEE論文を発表した。これにより、CXMTはEUVに頼れずサイズを縮める代わりに層を積み上げることができるかもしれない。

狙いはNANDと同じく垂直方向へ進むことだ。シリコンとシリコン・ゲルマニウムを交互に64層積み重ね、その後、シリコンを壊したり底部に残渣を残したりせずにSiGeだけをエッチングで除去する。

Nauraは、SiGe対Siの選択比が500:1超、200 nm全体でのシリコン損失が10オングストローム未満、64組すべてで95%以上の均一性、そして底部層でも少なくとも190 nmの厚さを維持できると主張している。

CXMTがこれを論文から工場実装まで持っていければ、3D DRAMはEUV封じへの現実的な回避策になる。ただし、それは大きな「もし」だ。歩留まり、スループット、そして他のプロセスフローとの統合が、これを研究室の興味深い事例にとどめるのか、それとも量産ロードマップに載せるのかを決める。

本当の問題は、IEEE論文から量産ウェーハまでどれくらいかかるのかだ。歴史的には、成熟したファブでも必要なツールをすべて使える場合で少なくとも18〜24か月はかかる。CXMTは輸出規制下で動いているため、デバッグ、歩留まりの立ち上げ、サプライチェーンの代替調達にさらに時間がかかる。

私の見立てでは、意味のある量産の最速は2026年末、より可能性が高いのは2027年だ。パイロットラインの発表や、地元の装置メーカーがチャンバー納入の時期について話し始めるかに注目したい。