La DRAM 3D est au point mort depuis des années : limites de la miniaturisation des condensateurs, complexité extrême des procédés, rendements catastrophiques.
NEO Semiconductor vient toutefois de franchir l’étape de la preuve de concept pour sa 3D X-DRAM, basée sur une architecture similaire à celle de la NAND 3D :
• Latence inférieure à 10 nanosecondes
• Rétention supérieure à 1 seconde à 85 °C (15 fois plus longue que la norme JEDEC de 64 ms)
• Endurance supérieure à 10¹⁴ cycles
Pendant ce temps, selon certaines informations, $TSMC aurait commencé à élaborer des feuilles de route pour la DRAM 3D à la demande de $NVDA, alors que les goulets d’étranglement de la mémoire pour l’IA s’accentuent.
La DRAM verticale n’est plus de la simple théorie : elle se dirige vers une véritable voie de production. Si elle peut être développée à grande échelle, elle transformera toute la chaîne d’approvisionnement en mémoire qui alimente les infrastructures d’IA.
Voyons à quelle vitesse les acteurs historiques réagiront. Cette avancée pourrait être la clé qui manquait au déploiement de l’IA.
NEO Semiconductor vient toutefois de franchir l’étape de la preuve de concept pour sa 3D X-DRAM, basée sur une architecture similaire à celle de la NAND 3D :
• Latence inférieure à 10 nanosecondes
• Rétention supérieure à 1 seconde à 85 °C (15 fois plus longue que la norme JEDEC de 64 ms)
• Endurance supérieure à 10¹⁴ cycles
Pendant ce temps, selon certaines informations, $TSMC aurait commencé à élaborer des feuilles de route pour la DRAM 3D à la demande de $NVDA, alors que les goulets d’étranglement de la mémoire pour l’IA s’accentuent.
La DRAM verticale n’est plus de la simple théorie : elle se dirige vers une véritable voie de production. Si elle peut être développée à grande échelle, elle transformera toute la chaîne d’approvisionnement en mémoire qui alimente les infrastructures d’IA.
Voyons à quelle vitesse les acteurs historiques réagiront. Cette avancée pourrait être la clé qui manquait au déploiement de l’IA.