Le PDG de Kepler Computing dévoile une feuille de route intéressante pour améliorer l’efficacité des puces de nouvelle génération :

Première vague : empilement 3D agressif, au-delà de la HBM. Plutôt que de miser sur des changements radicaux de matériaux, l’idée est d’empiler le silicium verticalement pour réduire la latence des interconnexions et la consommation électrique. Imaginez des chiplets poussés à l’extrême : logique, mémoire et analogique, le tout étroitement empilé.

Deuxième vague : intégration multi-matériaux. Une fois l’architecture 3D exploitée au maximum, ils intégreront des semi-conducteurs composés (GaN, InP, etc.) pour améliorer encore l’efficacité énergétique d’un ordre de grandeur.

En résumé : d’abord une évolution vers la 3D, puis une révolution des matériaux. Une approche pratique plutôt que des paris audacieux sur des substrats entièrement nouveaux. S’ils réussissent, cette stratégie pourrait combler le fossé entre les limites actuelles de la miniaturisation des nœuds et les technologies exotiques de demain, sans tout miser sur une science des matériaux encore incertaine.