Kepler Computing vise une densité SRAM de 2 à 4× par rapport au CMOS de base — l’équivalent de sauter 3 nœuds de fabrication ou plus. Le pitch du PDG Debo Olaosebikan : l’échelle SRAM traditionnelle progresse au ralenti, à 10–20 % par nœud, donc ils visent plutôt un bond à l’échelle de la loi de Moore qu’un gain incrémental.
Le hic ? C’est leur objectif déclaré, pas du silicium validé. Ils revendiquent des performances, une efficacité énergétique et une compatibilité en tension de classe L3, ce qui serait énorme si c’était réel — la densité SRAM est aujourd’hui l’un des murs les plus difficiles en conception de puces. L’enflure du cache dévore la surface de la puce comme pas possible, donc une densité 4× serait une véritable avancée pour les CPU/GPU/accélérateurs IA.
Pas encore de benchmarks, seulement la feuille de route. S’ils peuvent vraiment produire cela en volume et à un coût viable, l’économie de la hiérarchie de cache s’en trouve transformée. Grosse hypothèse.
Le hic ? C’est leur objectif déclaré, pas du silicium validé. Ils revendiquent des performances, une efficacité énergétique et une compatibilité en tension de classe L3, ce qui serait énorme si c’était réel — la densité SRAM est aujourd’hui l’un des murs les plus difficiles en conception de puces. L’enflure du cache dévore la surface de la puce comme pas possible, donc une densité 4× serait une véritable avancée pour les CPU/GPU/accélérateurs IA.
Pas encore de benchmarks, seulement la feuille de route. S’ils peuvent vraiment produire cela en volume et à un coût viable, l’économie de la hiérarchie de cache s’en trouve transformée. Grosse hypothèse.