DeepSeek decide empujar las fichas hacia las aguas profundas de una base de cómputo autónoma. Con un presupuesto de ampliación de capacidad de unos 30 mil millones de yuanes y, además, los primeros chips de entrenamiento de la nueva generación Huawei Ascend que entrarán en el cuarto trimestre, el umbral para la I+D de modelos de gran lenguaje se traslada oficialmente de la fase inicial de adaptación para inferencia a la batalla principal del entrenamiento de clústeres de miles de tarjetas, con decenas de miles de GPUs funcionando de forma continua y a plena carga.
Este giro agresivo a nivel de infraestructura está reconfigurando la tolerancia al riesgo y la estructura de posiciones de fondos en la carrera tecnológica. Pasar de modelos de 200 billones de parámetros a modelos de 800 billones multiplica por varios órdenes las exigencias de rendimiento del clúster de chips. La presión doble derivada de la incertidumbre de la cadena de suministro en el exterior y del peso de los gastos de capital empuja a los equipos líderes a asumir de forma proactiva los costos de migración, acelerando así una reconstrucción de la valoración de la cadena local de cómputo.
La verdadera prueba de esta gran apuesta de alto valor radica en el margen de tolerancia a fallos en la implementación de ingeniería. Las comunicaciones de interconexión entre decenas de miles de chips, la optimización del stack de software a nivel de base y la estabilidad del entrenamiento durante varios meses consecutivos: cualquier deficiencia mínima será amplificada drásticamente en el entrenamiento de modelos extremadamente grandes. Tanto la industria como el capital del mercado están conteniendo la respiración a la espera de la entrega en el cuarto trimestre de los nuevos chips y de la retroalimentación real del backtest que ofrezca la primera ronda de entrenamiento a gran escala y de larga duración.
Este giro agresivo a nivel de infraestructura está reconfigurando la tolerancia al riesgo y la estructura de posiciones de fondos en la carrera tecnológica. Pasar de modelos de 200 billones de parámetros a modelos de 800 billones multiplica por varios órdenes las exigencias de rendimiento del clúster de chips. La presión doble derivada de la incertidumbre de la cadena de suministro en el exterior y del peso de los gastos de capital empuja a los equipos líderes a asumir de forma proactiva los costos de migración, acelerando así una reconstrucción de la valoración de la cadena local de cómputo.
La verdadera prueba de esta gran apuesta de alto valor radica en el margen de tolerancia a fallos en la implementación de ingeniería. Las comunicaciones de interconexión entre decenas de miles de chips, la optimización del stack de software a nivel de base y la estabilidad del entrenamiento durante varios meses consecutivos: cualquier deficiencia mínima será amplificada drásticamente en el entrenamiento de modelos extremadamente grandes. Tanto la industria como el capital del mercado están conteniendo la respiración a la espera de la entrega en el cuarto trimestre de los nuevos chips y de la retroalimentación real del backtest que ofrezca la primera ronda de entrenamiento a gran escala y de larga duración.