Huaweis Ascend 950PR erreichte in Tests bei Matrixberechnungen eine Geschwindigkeit von 43 % der Nvidia H100. ChainCatcher zufolge testete das Halbleiterforschungsunternehmen SemiAnalysis 1.055 Matrixoperationen, die häufig in großen KI-Modellen verwendet werden. Huaweis Low-Level-Software ermöglichte es dem 950PR, 86 % seiner erreichbaren Rechenleistung auszuschöpfen, verglichen mit 75,5 % bei der H100. Die tatsächliche Geschwindigkeit des 950PR betrug jedoch nur 21 % der des neueren B300; der Benchmark umfasste keine Operatoren, die DeepSeek kürzlich portiert hat.

DeepSeek arbeitet an Softwareänderungen, um Datenübertragungen und Wartezeiten zu reduzieren. FlashMLA verändert die Datenspeicherung für Aufmerksamkeitsberechnungen, sodass zwei Datensätze, die zuvor getrennt ausgelesen werden mussten, gemeinsam abgerufen werden können. TileLang ermöglicht es einem Chip, den nächsten Datenstapel vorzuladen, während er Berechnungen durchführt. SemiAnalysis stellte fest, dass die automatisierte Planung die Zeit für einige kleinere Rechenaufgaben um bis zu etwa 40 % verkürzte. DeepSeek hat außerdem DeepEP portiert, das die Kommunikation zwischen Modellen mit Expertenmischung (MoE) übernimmt. Kommunikation und Berechnungen konkurrieren jedoch weiterhin um die Speicherbandbreite. Huawei plant weitere Verbesserungen an der Firmware.

Im vergangenen Jahr versuchte DeepSeek, R2 auf Huawei-Ascend-Chips zu trainieren. Der Versuch blieb jedoch erfolglos, obwohl Huawei-Ingenieure vor Ort Unterstützung leisteten. Zu den gemeldeten Herausforderungen gehörten die Stabilität der Chips, die Kommunikation zwischen den Chips und die Softwareunterstützung. Die Zusammenarbeit wurde in diesem Jahr fortgesetzt: DeepSeek veröffentlichte Ende September sechs Pakete mit Ascend-Anpassungscode, und Berichten vom Oktober zufolge passte Huawei das Design seiner Chip-Generation der nächsten Generation an die Modellanforderungen von DeepSeek an.

Der 950PR ist hauptsächlich für die Verarbeitung von Inferenz-Eingaben ausgelegt. DeepSeek plant, den 950DT bereits zum Jahresende für das groß angelegte Vortraining einzusetzen. Die beiden Seiten haben Tests im Maßstab von 1.000 Chips durchgeführt. Ein vollständiger Trainingszyklus für ein großes Modell, der kontinuierlich auf Zehntausenden von Chips läuft, erfordert jedoch, komplexere Probleme bei der Koordination und Stabilität zu bewältigen.