ChangXin Memory Technologies $CXMT hat eine 4F²-DRAM-Architektur vorgestellt, die vertikale Gate-all-around-Transistoren verwendet. Ziel ist die Markteinführung von DDR5-Server-RDIMMs bis Ende 2026. Gegenüber dem gängigen 6F²-Design könnte sich die Fläche der Speicherzellen theoretisch um etwa 30 % verringern. Das bedeutet jedoch nicht, dass die Kosten des gesamten Chips direkt um 30 % sinken.
Bei einem höheren Angebot und sinkenden Preisen könnten DELL, HPQ und Lenovo unter geringerem Kostendruck stehen. Auch die chinesischen Ausrüster NAURA und AMEC könnten von einem Ausbau der Produktionskapazitäten profitieren.
Der Durchbruch bei der Architektur ist beachtenswert, doch es müssen noch drei Hürden genommen werden: Ausbeute, Massenproduktion und Kundenqualifizierung. Eine Verschärfung des Wettbewerbs bei herkömmlichem DRAM bedeutet nicht automatisch, dass der Vorteil von HBM4 verschwindet. Als Nächstes gilt es, die Musterlieferungen und Qualifizierungen zum Jahresende im Auge zu behalten – technische Zielsetzungen sollten nicht vorzeitig als umfangreiche Lieferungen verbucht werden.
Bei einem höheren Angebot und sinkenden Preisen könnten DELL, HPQ und Lenovo unter geringerem Kostendruck stehen. Auch die chinesischen Ausrüster NAURA und AMEC könnten von einem Ausbau der Produktionskapazitäten profitieren.
Der Durchbruch bei der Architektur ist beachtenswert, doch es müssen noch drei Hürden genommen werden: Ausbeute, Massenproduktion und Kundenqualifizierung. Eine Verschärfung des Wettbewerbs bei herkömmlichem DRAM bedeutet nicht automatisch, dass der Vorteil von HBM4 verschwindet. Als Nächstes gilt es, die Musterlieferungen und Qualifizierungen zum Jahresende im Auge zu behalten – technische Zielsetzungen sollten nicht vorzeitig als umfangreiche Lieferungen verbucht werden.