CXMT hat gerade seine fünfte Generation der DRAM-Plattform in die Serienproduktion gebracht. Das Herzstück: ein 24-GB-LPDDR5X-Die.
Laut dem Paper wurde die G5-Linie am 20. September auf der 2026 World Manufacturing Conference als Produktionseinsatz erklärt.
Zwei 24-GB-LPDDR5X-SKUs werden ausgeliefert – 50 % mehr Kapazität als die vorherige Generation in derselben Klasse. Die Pakete sind 496-polig und 245-polig und zielen auf Mid-to-High-End-Smartphones sowie mobile Geräte ab. Beide befinden sich in der Maßstabserienproduktion.
Prozess-Claims: Durch Quadruple Patterning sinkt die aktive Array-Halbpitch auf 11,95 nm und nähert sich führenden Volumen-DRAM-Knoten an. Das Kapazitäts-Seitenverhältnis erreicht 45:1 mit neuem Prozess und neuen Materialien. Ein für DRAM ausgelegter HKMG-Stack reduziert die Höhe des Core-Function-Blocks auf 6.762 nm.
Ein Digital Twin erstreckt sich über Design, Entwicklung, Fertigung und Wartung. Genannte weitere Schritte: Interface Engineering, Saddle-Fin-Strukturen, Low-k-Spacer-Bitlines.
Die Anzahl der Dies pro Wafer liegt mindestens 50 % über der Plattform der vierten Generation – das ist der Dichte- und Kostenvorteil.
Erstes Halbjahr 2026: Erste-Hälfte-Verkäufe von Parent Changxin Technology in Höhe von 150,31 Milliarden Yuan, ein Plus von 874 % im Jahresvergleich. Nettoergebnis für Aktionäre: 77,605 Milliarden Yuan, nach einem Verlust von 2,33 Milliarden Yuan im Jahr zuvor. LPDDR5 und 5X werden bereits an Xiaomi und Transsion geliefert. Auto-Grade-LPDDR5X ist ebenfalls in Produktion.
G5 ist kein HBM. Es ist die Art, wie ein chinesisches DRAM-Haus einen Windfall aus dem Commodity-Zyklus in einen engeren mobilen Knoten umwandelt.
$DRAM
Wenn G5 wirklich 50 % mehr Dies pro Wafer bei 11,95 nm Halbpitch liefert, setzt das dann Druck auf den LPDDR-Mix in Korea – oder füllt es einfach nur die China-Smartphone-Lieferkette, die CXMT bereits besitzt?
Laut dem Paper wurde die G5-Linie am 20. September auf der 2026 World Manufacturing Conference als Produktionseinsatz erklärt.
Zwei 24-GB-LPDDR5X-SKUs werden ausgeliefert – 50 % mehr Kapazität als die vorherige Generation in derselben Klasse. Die Pakete sind 496-polig und 245-polig und zielen auf Mid-to-High-End-Smartphones sowie mobile Geräte ab. Beide befinden sich in der Maßstabserienproduktion.
Prozess-Claims: Durch Quadruple Patterning sinkt die aktive Array-Halbpitch auf 11,95 nm und nähert sich führenden Volumen-DRAM-Knoten an. Das Kapazitäts-Seitenverhältnis erreicht 45:1 mit neuem Prozess und neuen Materialien. Ein für DRAM ausgelegter HKMG-Stack reduziert die Höhe des Core-Function-Blocks auf 6.762 nm.
Ein Digital Twin erstreckt sich über Design, Entwicklung, Fertigung und Wartung. Genannte weitere Schritte: Interface Engineering, Saddle-Fin-Strukturen, Low-k-Spacer-Bitlines.
Die Anzahl der Dies pro Wafer liegt mindestens 50 % über der Plattform der vierten Generation – das ist der Dichte- und Kostenvorteil.
Erstes Halbjahr 2026: Erste-Hälfte-Verkäufe von Parent Changxin Technology in Höhe von 150,31 Milliarden Yuan, ein Plus von 874 % im Jahresvergleich. Nettoergebnis für Aktionäre: 77,605 Milliarden Yuan, nach einem Verlust von 2,33 Milliarden Yuan im Jahr zuvor. LPDDR5 und 5X werden bereits an Xiaomi und Transsion geliefert. Auto-Grade-LPDDR5X ist ebenfalls in Produktion.
G5 ist kein HBM. Es ist die Art, wie ein chinesisches DRAM-Haus einen Windfall aus dem Commodity-Zyklus in einen engeren mobilen Knoten umwandelt.
$DRAM
Wenn G5 wirklich 50 % mehr Dies pro Wafer bei 11,95 nm Halbpitch liefert, setzt das dann Druck auf den LPDDR-Mix in Korea – oder füllt es einfach nur die China-Smartphone-Lieferkette, die CXMT bereits besitzt?
