① Der neueste Kommentar von SK-Hynix-Managern besagt, dass im Zeitalter der KI-Halbleiter neben der Performance von HBM selbst der Einfluss der Packaging-Technologie immer größer wird. ② Bei der KI-Halbleiterfertigung sind die Zuverlässigkeitsanforderungen höher, weil der Speicher als Erstes vor anderen Bauteilen in die Zwischenschicht montiert wird. ③ SK Hynix arbeitet an einer nächsten Generation von Packaging-Technologien sowie an regionalen Kühltechnologien, um den sich entwickelnden Anforderungen an HBM gerecht zu werden.
Die Hochbandbreiten-Speichertechnologie (HBM), die in KI-Datencentern eingesetzt wird, erfährt derzeit einen großen Richtungswechsel. $SK Hynix (SKHY.US)$ Der stellvertretende US-Vorsitzende Lee Jae-sik sagte kürzlich, dass die Branche in Zukunft nicht nur HBM selbst im Blick haben müsse, sondern auch darauf achten sollte, wie die Packaging-Technologie HBM beeinflusst.
Lee nahm am 23. vor Ort bei der Halbleiterkonferenz Hot Chips 2026 an der Stanford University in den USA teil und hielt einen Vortrag mit dem Titel „High-Tech-Packaging von HBM“. Er sagte, dass im Zeitalter der KI-Halbleiter, um wettbewerbsfähig zu bleiben, nicht nur die Leistung von HBM selbst optimiert werden müsse, sondern auch GPUs, die Packaging- und die Auftragsfertigungsprozesse.
Derzeit verwendet SK Hynixs HBM ein dreidimensional gestapeltes Design, das mehrere Core-Chips über Through-Silicon-Vias (TSVs) mit einem Basischip verbindet. HBM erreicht aktuell maximal 16 gestapelte Schichten. Die Packaging-Technologie nutzt MR+MUF (Reflow-Lötverfahren + spritzgegossene Bottom-Füllung).
Im Vergleich zu TC+NCF (Thermopressung + nicht leitfähiger Dünnfilm) ist die Fertigungseffizienz von MR+MUF höher und der thermische Widerstand niedriger. Allerdings kommt es dabei leichter zu Chip-Verzug und es gibt Mängel bei der Lückenfüllung. SK Hynix hat jedoch erfolgreich die Leistung des bestehenden HBM verbessert, indem es neue Technologien für Verzugskontrolle, integrierte Feinstabstände und das Füllen schmaler Spalte kombiniert.
SK Hynix entwickelt weiterhin eine Technologie für Hybrid-Bonding-Packaging, um das Ziel von 20 Schichten oder mehr über 16 Schichten hinaus zu erreichen. Mit dieser Technologie kann die Dicke des Core-Chips bei gleicher Höhe um bis zu 24 % erhöht werden. Zudem wird der Abstand der Buckles auf unter 18 Mikrometer verkleinert, indem die vorhandenen Micro-Bump-Punkte beseitigt und die Chips direkt verbunden werden. Darüber hinaus wird erwartet, dass sich das Problem der Wärmeentwicklung durch effizientere Wärmeableitung verringert.
Zeitalter der gemeinsamen Optimierung
Im Gegensatz zu herkömmlichen Speicherbausteinen wird HBM in KI-Halbleitern zuerst in die Zwischenschicht montiert. Lee weist darauf hin, dass Speicher in der Vergangenheit in der letzten Phase der Systemmontage eingebaut wurde, im KI-Zeitalter jedoch völlig anders ist – und das macht die Zuverlässigkeit von HBM noch wichtiger.
Er ergänzt, dass HBM die in nachgelagerten Fertigungsprozessen entstehende Wärme und mechanische Spannungen aushalten muss; daher ist eine gemeinsame Entwicklung mit den Kunden entscheidend. Das bedeutet auch, dass Speicherhersteller, GPU-Designer, Auftragsfertiger und Packaging-Unternehmen von Anfang an gemeinsam im Design arbeiten müssen.
SK Hynix veröffentlichte auf der Veranstaltung außerdem eine Technologie zur Kühlung bestimmter „Hot Spots“ innerhalb von HBM. Lee erklärte: Je schneller die Eingabe-/Ausgabe-Geschwindigkeit von HBM ist, desto stärker konzentriert sich die Wärme auf bestimmte Bereiche. Die sich in Entwicklung befindliche iHBM-Technologie konzentriert die Kühlung nur auf die Bereiche mit hoher Wärmekonzentration, indem sie hochtemperaturbeständige wärmeleitende Materialien hinzufügt – statt das gesamte HBM zu kühlen.
Er weist auch darauf hin, dass Bandbreite und Kapazität von HBM in Zukunft weiter wachsen werden, während die Herausforderungen in Bezug auf Wärmeentwicklung, Leistungsaufnahme und Packaging zunehmen. Das erfordert, dass Kunden, Auftragsfertiger und Packaging-Unternehmen gemeinsam optimieren.
