Samsung Electronics plant, seine Halbleiteranlage in Pyeongtaek, das P5-1·2-Fab, von einer zweistöckigen Wafer-Fabrik auf eine dreistöckige Struktur auszubauen, um die Kapazität für Chips für künstliche Intelligenz und Speicherprodukte zu erhöhen. Laut ChainCatcher hat das Unternehmen einen Plan eingereicht, um die Floor-Area-Ratio des Standorts von 350% auf bis zu 490% anzuheben; die endgültige Genehmigung erfordert eine Prüfung durch die Provinz Gyeonggi sowie das Ministerium für Land, Infrastruktur und Verkehr.

Die Pyeongtaek-P5-1·2-Fabrik wird als weltweit größte Halbleiteranlage unter einem einheitlichen Standard beschrieben. Der Bau begann 2022, die Fertigstellung ist für 2030 vorgesehen. Es wird erwartet, dass sie High-Bandwidth-Memory, High-End-DRAM, V-NAND der nächsten Generation sowie fortschrittliche Fertigungsprodukte (Foundry) produziert.

Das bestehende P4-Werk von Samsung in Pyeongtaek nutzt eine zweistöckige Bauweise mit vier Reinräumen in einem Gebäude. Wenn die Änderung genehmigt wird, könnte P5 mit bis zu sechs Reinräumen ausgestattet werden, wodurch die Zahl der Reinräume und die Kapazität um etwa das 1,5-Fache steigen. SK Hynix plant außerdem, für alle neuen Werke in seinem Halbleitercluster in Yongin eine dreistöckige Struktur zu verwenden.

Counterpoint Research erwartet, dass der globale Speichermarkt von etwa 360 Billionen Won im vergangenen Jahr auf 1.500 Billionen Won in diesem Jahr und 2.100 Billionen Won im nächsten Jahr wachsen wird. In dem Bericht hieß es, dass höhere Flächenverhältnisse und dreistöckige Fabriken zu einem wichtigen Weg werden, um Land-, Energie- und Wasserbeschränkungen zu überwinden und gleichzeitig bestehende Halbleiter-Ökosysteme zu nutzen.