Dieser Artikel wurde mit Genehmigung von CoinCu erneut veröffentlicht.

Wichtige Punkte:

  • Cysic, ein Zero-Knowledge-Hardware-Startup, hat kürzlich eine von Polychain Capital geleitete Seed-Finanzierungsrunde in Höhe von 6 Millionen US-Dollar abgeschlossen.

  • Das Hauptziel von Cysic besteht darin, hardwarebeschleunigte Dienste für den ZK-Beweisgenerierungsprozess des ZK-Projekts bereitzustellen.

  • Cysic hat bereits seine Absicht erreicht, mit einigen der führenden ZK-Projekte zusammenzuarbeiten und wird zunächst MSM-Beschleunigungsdienste für diese Projekte bereitstellen.

Cysic ist ein branchenführendes ZK-Hardwarebeschleunigungsprojekt, das sich der Entwicklung fortschrittlicher ASIC-Chips widmet, um die ZK-Proof-Generierungszeit zu verkürzen. Cysic hat ein erstklassiges Hardware-Design- und Entwicklungsteam gebildet und die FPGA-basierte POC-Designarbeit abgeschlossen.

Den POC-Ergebnissen zufolge kann nachgewiesen werden, dass die ZK-Hardwarebeschleunigungsfähigkeit von Cysic bereits eine branchenführende Position einnimmt.

ABCDE investierte in der Seed-Runde in Cysic und zu den Investmentinstituten dieser Runde gehören außerdem Polychain, A&T, Hashkey und Web3.com Venture.

Warum brauchen wir ZK-Hardwarebeschleunigung?

Die Generierung von ZK-Beweisen (ZK Proof Generation) ist einer der Kernschritte im ZK-Projekt. Leider erfordert die Generierung von ZK-Beweisen unter vorhandenen ZK-Beweissystemen normalerweise einen hohen Rechenaufwand. Mit zunehmender Komplexität des Projekts und zunehmender Größe der ZK-Schaltung steigt der für die ZK-Beweisgenerierung erforderliche Rechenaufwand exponentiell an.

Beispielsweise kann es bei groß angelegten zkEVM/zkVM-Projekten wie Scroll und zkSync Stunden oder sogar Tage dauern, bis die Berechnung abgeschlossen ist, wenn die CPU zum Generieren von ZK-Beweisen verwendet wird. Im realen Geschäft müssen die meisten Projekte die Generierung von ZK-Beweisen auf Sekunden und Minuten beschränken. Eine Rechenzeit von mehreren Stunden oder mehr ist für die meisten ZK-Projekte völlig inakzeptabel, insbesondere für Erweiterungsprojekte wie zkEVM/zkVM.

Darüber hinaus ist die Rechenkomplexität der ZK-Beweisgenerierung im Zeitfenster von etwa zwei Jahren vor dem offiziellen Start des ZK-Projekts theoretisch schwer zu reduzieren.

Um die Nutzbarkeit des Projekts sicherzustellen, muss die ZK-Projektpartei daher vor dem offiziellen Start des Projekts die technische Lösung „Beschleunigung der Generierung von ZK-Beweisen“ anwenden, um die Generierung von ZK-Beweisen auf die Sekunden- oder Minutenebene zu beschleunigen. Die Methode zur Beschleunigung der ZK-Beweisgenerierung durch Hochleistungshardware ist derzeit die erste Wahl.

Was bedeutet Hardwarebeschleunigung?

Bei der Generierung von ZK-Beweisen können die wichtigsten zeitaufwändigen Berechnungen in zwei Typen unterteilt werden:

1. NTT (Number Theoretic Transform) Berechnung basierend auf Polynomen

2. MSM-Berechnungen (Multi-Scalar Multiplication) auf elliptischen Kurven. Generell machen NTT-artige Rechenaufgaben bei einer Berechnung, die durch einen ZK-Beweis generiert wird, etwa 25 % aller Rechenaufgaben aus, und MSM-artige Rechenaufgaben machen etwa 60–70 % aus.

Glücklicherweise gibt es diese beiden Arten von Computeraufgaben:

1. Die Logik ist relativ einfach

2. Eine große Anzahl von Wiederholungen der gleichen Rechenlogik

3. Die Eigenschaften der Parallelität (ähnlich wie beim Bitcoin-Mining-Computing). Daher ist es theoretisch möglich, Hochleistungshardware zu verwenden, um diese beiden Arten von Berechnungen zu beschleunigen.

Wie in der folgenden Abbildung dargestellt, können wir feststellen, dass die NTT-Berechnung (oberer linker Teil) und die MSM-Berechnung (rechte Seite) im Workflow der ZK-Beweisgenerierung leicht gekoppelt sind. Daher kann die ZK-Projektpartei je nach tatsächlichem Bedarf wählen:

1. Beschleunigen Sie die NTT-Berechnung allein oder

2. Beschleunigen Sie die MSM-Berechnung allein

3. Beschleunigen Sie NTT und MSM insgesamt, drei Optionen.

Arbeitsablauf des allgemeinen ZK-Beweisgenerierungsprozesses

  • Hinweis 1: Das obige Bild stammt aus dem Artikel „PipeZK: Accelerating Zero-Knowledge Proof with a Pipelined Architecture“ von Scroll-Mitbegründer Zhang Ye. Dies ist einer der ersten Artikel in der Branche, der sich mit der Hardwarebeschleunigung von zk beschäftigt.

  • Hinweis 2: In einigen Literaturstellen/Artikeln wird behauptet, dass die zeitaufwändigste ZK-Beweisgenerierung FFT (Fast Fourier Transform) und MSM ist. Obwohl die Prinzipien von FFT und NTT ähnlich sind, sollte die eigentliche Berechnung NTT sein, da die meisten kryptografischen Berechnungen in ZK auf endlichen Feldern (Finite Field) durchgeführt werden. Daher nehmen wir die in den meisten wissenschaftlichen Artikeln verwendete NTT als Standard an.

Wofür wird Hardwarebeschleunigung verwendet?

Ähnlich wie die Mining-Lösung wird die aktuelle ZK-Hardwarebeschleunigungslösung hauptsächlich durch die folgenden drei Hardwaretypen implementiert:

  • Grafikkarte

  • FPGA

  • ASICs

Derzeit sind zwei Hauptlösungen zur Hardwarebeschleunigung auf dem Markt erhältlich: GPU und FPGA. Beschleunigungsschemata mit GPU/FPGA sind relativ einfach zu implementieren. Um den Markt schneller zu erobern, werden die meisten Hersteller daher zunächst die GPU/FPGA-Lösung implementieren. Aufgrund der hohen Hardwarekosten von GPUs und FPGAs, des relativ hohen Stromverbrauchs und der begrenzten absoluten Leistung. Daher ist die ASIC-Lösung ein Teil, der im ZK-Hardwarebeschleunigungs-Ökosystem nicht ignoriert werden kann.

Wie die Hardwarebeschleunigung der ZK-Projektpartei dient

Anbieter von ZK-Hardwarebeschleunigung können auf zwei Arten ZK-sichere Generierungsbeschleunigungsdienste bereitstellen:

  • Über SaaS-APIs.

  • Bieten Sie Beschleunigungsdienste an (ähnlich wie beim Verkauf von Mining-Maschinen), indem Sie Hardware (ganze Maschine/Chip) verkaufen.

Wie oben erwähnt, sind NTT- und MSM-Berechnungen während der Generierung von ZK-Beweisen leicht gekoppelt. Daher können Anbieter von Hardwarebeschleunigungsdiensten je nach Servicegranularität die folgenden drei granularen Dienste bereitstellen.

  • Dedizierte NTT-Beschleunigung (Dediziertes NTT-Beschleunigungs-API/Hardwaregerät)

  • Dedizierte MSM-Beschleunigung (dediziertes MSM-Beschleunigungs-API/Hardwaregerät)

  • All-in-One-Beschleunigungslösung zur gleichzeitigen Beschleunigung von NTT und MSM.

Unterschiede bei Anbietern von Hardwarebeschleunigung

NTT- und MSM-Computerprobleme werden seit vielen Jahren eingehend untersucht. Für große Hersteller ist es schwierig, in kurzer Zeit Durchbrüche in der Computertheorie zu erzielen. Daher liegen die technischen Unterschiede zwischen verschiedenen Herstellern eher in den technischen Realisierungsfähigkeiten, der Kontrolle der Algorithmusdetails, der Auswahl des Technologie-Stacks (Hardware), der Kostenkontrolle der Hardwareproduktion und den Produktdesignfähigkeiten. Wenn Kunden einen Beschleunigungsanbieter auswählen, konzentrieren sie sich auf die folgenden drei Faktoren:

  • Die Leistung der Hardware/des Dienstes und die Rechenzeit des Herstellers bei derselben Rechenaufgabe.

  • Die Kosten für die Hardwarebeschleunigung entsprechen bei derselben Rechenaufgabe den Rechenkosten des Herstellers.

  • Benutzerfreundlichkeit der API/des Geräts.

Warum investieren wir in Cysic?

Cysic wurde Ende August 2022 von Leo Fan und Bowen Huang gegründet. Das Hauptziel von Cysic besteht darin, Hardwarebeschleunigungsdienste für den ZK-Proof-Generierungsprozess des ZK-Projekts bereitzustellen. Kalifornien, USA und Festlandchina. Die Hintergründe dieser Gründungsmitglieder stammen hauptsächlich aus den Doktortiteln der Informatikabteilungen der Top-20-Universitäten der Vereinigten Staaten und dem Chipdesignteam des Instituts für Computertechnologie der Chinesischen Akademie der Wissenschaften.

In dieser Phase hat das Projekt die POC-Verifizierung der FPGA-basierten MSM-Berechnung realisiert und der Projektcode lautet SolarMSM. In dieser Phase wird SolarMSM externe Dienste über SaaS bereitstellen.

Cysic hat derzeit Kooperationsabsichten mit mehreren führenden ZK-Projektpartnern erreicht und wird ihnen in naher Zukunft Testdienste anbieten. Laut Aussagen vieler Branchenexperten nimmt SolarMSM bei der Beschleunigung der MSM-Rechenleistung eine Spitzenposition in der Branche ein.

Profil des Gründerteams

Die beiden Gründer verfügen über einen starken technischen Hintergrund und sind Experten in Kryptographie und Hardware-Design. Dr. Leo schloss sein Studium an der Cornell University unter der Leitung der international renommierten Kryptographie-Professorin Elaine Shi ab. Bevor er als Assistenzprofessor an die Rutgers University kam, arbeitete Leo als Kryptographie-Forscher bei Algorand.

Ein weiterer Gründer, Bowen Huang, arbeitete sechs Jahre lang am Institute of Computing Technology der Chinesischen Akademie der Wissenschaften, bevor er Cysic gründete und an die Yale University ging, um dort einen Ph.D.-Abschluss in Design zu machen.

Wenige Ergebnisse

Derzeit hat Cysic das POC-Design der MSM-Beschleunigungslösung auf Basis des öffentlichen FPGA von Xilinx mit dem Codenamen SolarMSM implementiert. Bei der POC-Verifizierung kann SolarMSM MSM-Rechenaufgaben mit einer Eingabegröße von 2³⁰ auf weniger als eine Sekunde beschleunigen. Dies ist derzeit das stärkste Niveau aller öffentlichen Datenergebnisse der Branche und um 1–2 Größenordnungen höher als die Spitzenleistung des ZPrize-Wettbewerbs.

Die schnelle Implementierung von SolarMSM zeigt:

  • Das Cysic-Team verfügt über effiziente F&E-Stärken und technische Fähigkeiten. Es kann schnell entworfen und implementiert werden, was 1–2 Größenordnungen höher ist als beim ersten ZPrize, was einen überwältigenden Geschwindigkeitsvorteil darstellt.

  • Das Cysic-Team verfügt über eine robuste Lieferkettenintegrationsmanagementfunktion. Wenn Leiterplatte, Wärmeableitung, Stromversorgung, PCIE-Anschlüsse und Gehäusestruktur alle parallel angepasst werden, kann die Lieferung dennoch innerhalb von 2-3 Monaten schnell abgeschlossen werden, was im Grunde 2-3 Mal schneller ist als der Industriestandard.

Gleichzeitig ist der POC in dieser Phase auch eine interne Verifizierung der Cysic-Hardware-Design-/Entwicklungsarbeit. Da die Kosten für die Fehlerkorrektur von ASIC-Chips höher sind als die von FPGA-Lösungen, kann eine vollständige Maschinenverifizierung durch SolarMSM bei hoher Bandbreite, hohem Stromverbrauch und hohen Verbindungsebenen das Risiko zukünftiger ASIC-Chipfehler erheblich reduzieren.

Technologische Straßenkarte

Cysic plant, eine komplette ASIC-Hardwarebeschleunigungslösung bereitzustellen, die NTT- und MSM-Computing einschließt. Derzeit verfolgt das Projekt eine zweistufige F&E-Strategie.

Phase 1: FPGA-basierter POC

In der ersten Phase des Projekts wird eine POC-Version der MSM- und NTT-Beschleunigung auf Basis des öffentlichen FPGA von Xilinx entwickelt: SolarMSM. Derzeit ist das MSM-Beschleunigungsmodul fertiggestellt und die MSM-Berechnung im 2³⁰-Maßstab kann in weniger als einer Sekunde abgeschlossen werden. Dies ist die höchste Leistung aller öffentlichen FPGA-MSM-Hardwarebeschleunigungsergebnisse und liegt damit mehr als 1–2 Größenordnungen vor der Konkurrenz. Zumindest wird SolarMSM den Leistungsrekord für MSM-Hardwarebeschleunigung halten, bis ASIC-Chips herauskommen. Cysic hat Kooperationsabsichten mit mehreren führenden ZK-Projekten erreicht und wird zunächst MSM-Beschleunigungsdienste für diese Projekte bereitstellen.

In den nächsten Monaten plant Cysic, das auf SolarMSM basierende NTT-Beschleunigungsmodul SolarNTT fertigzustellen. SolarNTT und SolarMSM werden auf demselben Server bereitgestellt, um beschleunigtes Computing auf der Grundlage desselben groß angelegten FPGA-Verbindungssystems durchzuführen. Diese beiden Implementierungssätze werden über die von Cysic entwickelte Hochgeschwindigkeits-Verbindungsarchitektur integriert, um eine All-in-One-Beschleunigungslösung, SolarZKP, zu bilden. SolarZKP wird API-Dienste extern über SaaS bereitstellen.

Phase 2: 12-nm-ASICs

Nach der POC-Phase wird Cysic mit der 12-nm-ASIC-Entwicklungsphase beginnen. Ziel ist es, die Rechenleistung eines einzelnen ASIC-Chips zu erreichen, der die Leistung des gesamten SolarZKP erreicht (unter Unterstützung von MSM- und NTT-Computing sowie anderen vom Projektpartner angegebenen Kernfunktionen) und gleichzeitig den Stromverbrauch eines einzelnen Chips um zwei Größenordnungen zu reduzieren.

Marktanalyse

Wie wählen Kunden Hardwarebeschleunigungslösungen aus?

In der tatsächlichen Produktion haben verschiedene ZK-Kunden unterschiedliche Anforderungen an die Hardwarebeschleunigung, je nachdem, wie empfindlich das ZK-Projekt auf die Proof-Generierungszeit reagiert. Zum Beispiel:

  • Bei Layer-2-Projekten, die auf zkEVM/zkVM basieren, besteht ihre Hauptanforderung in der schnellen und stabilen Generierung von ZK-Beweisen. Daher werden sie eher dazu neigen, eine schnellere und stabilere integrierte Beschleunigungslösung zu wählen.

  • Bei einigen ZK-Projekten, die nicht empfindlich auf die Generierungszeit von ZK-Proofs reagieren, müssen sie Proofs nicht mit der höchsten Geschwindigkeit generieren, wie z. B. die Eigenschaftsnachweise von Börsen. In diesem Szenario können Kunden flexibel die MSM-Computing-Beschleunigung allein wählen oder MSM-Computing und NTT-Computing, die von verschiedenen Dienstanbietern bereitgestellt werden, innerhalb einer akzeptablen Zeit kombinieren, um den besten Preis auszuwählen.

Wir glauben, dass es in Zukunft Tools geben wird, die Lösungen verschiedener Anbieter von Hardwarebeschleunigung kombinieren, um Kunden bei der Entwicklung optimaler Lösungen zu unterstützen.

Projektrisiko

Derzeit beteiligen sich viele Unternehmen am Wettbewerb um die ZK-Hardwarebeschleunigung. Bei ASIC-basierten ZK-Hardwarebeschleunigungsprojekten bestehen Risiken für Verzögerungen bei der Projektentwicklung und Marktrisiken.

Risiko einer Verzögerung der Projektentwicklung

Zwischen der ZK-Projektpartei und dem Hersteller der ZK-Hardwarebeschleunigung besteht eine Beziehung der gegenseitigen Zusammenarbeit und des gegenseitigen Erfolgs. Als ZK-Projektpartei wird sie zunächst die erste verfügbare Hardwarebeschleunigungslösung auswählen, um den Marktanteil des ZK-Projekts selbst zu erobern. Für das zkEVM/zkVM-Projekt ist die Fähigkeit, L2-Blockbeweise stabil bereitzustellen, eine der wichtigsten Überlegungen. Daher werden einige ZK-Projektparteien in der Frühphase langfristige Kooperationsabsichten mit Anbietern von Hardwarebeschleunigung erreichen. Wenn die Projektentwicklung zu langsam ist, kann in der Frühphase ein Teil des Marktanteils verloren gehen. Gleichzeitig besteht das Risiko eines Fehlers beim ASIC-Tape-Out. Aufgrund der Kapazitätsbeschränkungen der Chiphersteller werden Tape-Out-Fehler das Projekt dazu zwingen, das Tape-Out neu zu planen, was zu Projektverzögerungen führt.

Marktrisiko

Die ZK-Projektpartei kann in zwei Kategorien unterteilt werden: die Datenschutzkategorie und die Erweiterungskategorie. Bei Datenschutzprojekten kann die Verwendung von Hardwarebeschleunigung das Risiko von Seitenkanalangriffen bis zu einem gewissen Grad verringern. In Anbetracht der Datenschutzprobleme werden Datenschutzprojekte jedoch bei der Auswahl von ZK-Hardwarebeschleunigungslösungen vorsichtiger sein, z. B. indem sie sich für den direkten Kauf von Hardware entscheiden, anstatt dies über einen SaaS-Dienst zu tun.

Konkurrierender Projektleiterwettbewerb

Derzeit gibt es in der Branche drei starke Konkurrenten, nämlich Supranational, Ulvantanna und Auradine.

Supranational

Supranational ist seit 2019 im GPU-beschleunigten ZK-Bereich tätig und hat vor Kurzem begonnen, sich im FPGA/ASIC-Bereich zu engagieren. Supranational verfügt bereits über eine sehr ausgereifte Open-Source-GPU-basierte Beschleunigungslösung, deren Leistung branchenweit führend ist. Gleichzeitig erwarten wir, dass Supranational auch eine kommerzielle Closed-Source-Lösung mit besserer Leistung hat. Supranational ist früher in den Markt eingestiegen, mit bestimmten Branchenressourcen und gutem Cashflow.

Ulvantanna

Das Gründerteam kommt von Jump Crypto und hat Investitionen von Paradigm und Bain Crypto erhalten. Seine Stärke sollte nicht unterschätzt werden.

Auradine

Im Vergleich zum Senior verfügt das Gründerteam über reichhaltige unternehmerische Erfahrung und eine Plattform aus Top-Herstellern und Kapital.

Andere Hardwarebeschleunigungsteams

Die übrigen Teams, wie etwa Ingonyama und Jump Crypto, betraten die Strecke vor ihnen, doch laut den öffentlichen Daten ist ihre Leistung zu diesem Zeitpunkt nicht so gut wie die von SolarMSM.

Internes Hardwarebeschleunigungsteam des ZK-Projekts

Derzeit erkunden viele ZK-Projektparteien neben dedizierten Hardwarebeschleunigungsteams auch intern Hardwarebeschleunigungslösungen wie zkSync und Scroll.

zkSync

zkSync wählt eine GPU/FPGA-Beschleunigungslösung. Laut den auf ZPrice veröffentlichten Ergebnissen benötigt die GPU-Lösung von zkSync 2,528 Sekunden, wenn der Eingabemaßstab 2²⁶ MSM beträgt. Diese Leistung beträgt weniger als ein Zehntel der Cysic SolarMSM-Lösung (die Berechnung von 2³⁰ MSM dauert weniger als 1 Sekunde).

Scrollen

Scroll hat intern an GPU-basierter Beschleunigung geforscht. Gleichzeitig arbeiten Scroll und einige akademische Institutionen zusammen, um bessere Lösungen zu finden. Ihre neuesten akademischen Forschungsergebnisse wurden auf der ASPLOS 2023, der Top-Konferenz im Bereich der Computerarchitektur, veröffentlicht [3]. Da es sich um das führende zkEVM-Projekt handelt, lohnt es sich, auf die weiteren Fortschritte zu warten und sie zu verfolgen.

Verweise

[1] PipeZK: Beschleunigung des Zero-Knowledge-Beweises mit einer Pipeline-Architektur, ZhangYe

[2] FPGA-Beschleunigung der Multi-Skalar-Multiplikation: CycloneMSM, JumpCrypto

[3] GZKP: Ein GPU-beschleunigtes Zero-Knowledge-ProofSystem

HAFTUNGSAUSSCHLUSS: Die Informationen auf dieser Website dienen als allgemeine Marktkommentare und stellen keine Anlageberatung dar. Wir empfehlen Ihnen, vor einer Anlage Ihre eigenen Recherchen durchzuführen.

Bleiben Sie mit uns über Neuigkeiten auf dem Laufenden: https://linktr.ee/coincu

Harald

Coincu-Neuigkeiten