Tento článek byl znovu publikován se svolením CoinCu

Klíčové body:

  • Cysic, hardwarový startup s nulovými znalostmi, nedávno dokončil kolo počátečního financování ve výši 6 milionů dolarů vedené společností Polychain Capital.

  • Primárním cílem společnosti Cysic je poskytovat hardwarově akcelerované služby pro proces generování ZK proof-generation projektu ZK.

  • Společnost Cysic již dosáhla svého záměru stát se partnerem některých předních projektů ZK a nejprve pro tyto projekty poskytne akcelerační služby MSM.

Cysic je špičkový projekt hardwarové akcelerace ZK zaměřený na navrhování pokročilých čipů ASIC, které pomáhají zkrátit dobu generování odolných vůči ZK. Cysic vytvořil prvotřídní tým pro návrh a vývoj hardwaru a dokončil práci na návrhu POC na bázi FPGA.

Podle výsledků POC lze prokázat, že schopnost hardwarové akcelerace ZK společnosti Cysic je již v oboru na špičce.

ABCDE investovalo do Cysic v počátečním kole a investiční instituce v tomto kole také zahrnují Polychain, A&T, Hashkey a Web3.com Venture.

Proč potřebujeme hardwarovou akceleraci ZK?

Generování ZK proof (ZK Proof Generation) je jedním ze základních kroků v projektu ZK. Bohužel v rámci stávajících systémů důkazů ZK vyžaduje generování důkazů ZK obvykle mnoho výpočtů. Jak se zvyšuje složitost projektu a zvětšuje se měřítko obvodu ZK, objem výpočtů potřebných pro generování důkazu ZK se bude exponenciálně zvyšovat.

Například u rozsáhlých projektů zkEVM/zkVM, jako je Scroll a zkSync, může výpočet trvat hodiny nebo dokonce dny, pokud používá CPU ke generování důkazů ZK. V reálném podnikání musí většina projektů omezit generování ZK nátisků na sekundy a minuty. Výpočetní doba několika hodin nebo déle je pro většinu projektů ZK zcela nepřijatelná, zejména pro projekty rozšíření, jako je zkEVM/zkVM.

Výpočetní náročnost generování důkazů ZK je navíc obtížné teoreticky snížit v časovém okně zhruba dvou let před oficiálním spuštěním projektu ZK v budoucnu.

Proto, aby byla zajištěna použitelnost projektu, před oficiálním zahájením projektu musí účastník projektu ZK přijmout technické řešení „urychlení generování nátisků ZK“ pro urychlení generování nátisků ZK na druhou nebo minutovou úroveň. . Metoda urychlení ZK-proof generace prostřednictvím vysoce výkonného hardwaru je v současnosti první volbou.

Co je hardwarová akcelerace?

V procesu generování důkazů ZK lze hlavní časově náročné výpočty rozdělit do dvou typů:

1. NTT (Number Theoretic Transform) výpočet založený na polynomech

2. Výpočty MSM (Multi-Scalar Multiplication) na eliptických křivkách. Obecně řečeno, ve výpočtu generovaném důkazem ZK tvoří výpočetní úlohy typu NTT asi 25 % všech výpočetních úloh a výpočetní úlohy typu MSM asi 60–70 %.

Naštěstí existují tyto dva typy výpočetních úloh:

1. Logika je poměrně jednoduchá

2. Velký počet opakování stejné výpočetní logiky

3. Charakteristika paralelismu (obdoba bitcoinového těžebního počítání). Proto je teoreticky možné použít k urychlení těchto dvou typů výpočtů vysoce výkonný hardware.

Jak je znázorněno na obrázku níže, můžeme zjistit, že výpočet NTT (levá horní část) a výpočet MSM (pravá strana) jsou lehce propojeny v pracovním postupu generování důkazů ZK. Strana projektu ZK si tedy může vybrat podle aktuálních potřeb:

1. Urychlit výpočet NTT samotný popř

2. Zrychlete samotný výpočet MSM

3. Urychlit NTT a MSM jako celek, tři možnosti.

Workflow procesu generování obecných ZK důkazů

  • Poznámka 1: Obrázek nahoře je z dokumentu spoluzakladatele společnosti Scroll Zhang Ye: PipeZK: Accelerating Zero-Knowledge Proof with a Pipelined Architecture. Toto je jeden z prvních článků v oboru, který studoval hardwarovou akceleraci zk.

  • Poznámka 2: V některé literatuře/článcích se tvrdí, že časově nejnáročnější generování důkazů ZK je FFT (Fast Fourier Transform) a MSM. Ačkoli jsou principy FFT a NTT podobné, protože většina kryptografických výpočtů zahrnutých v ZK se provádí na konečných polích (Finite Field), skutečný výpočet by měl být NTT. Proto považujeme NTT používaný ve většině akademických článků za standard.

Co se používá hardwarová akcelerace?

Podobně jako u řešení pro těžbu je současné řešení hardwarové akcelerace ZK implementováno především prostřednictvím následujících tří typů hardwaru:

  • GPU

  • FPGA

  • ASIC

V současné době jsou na trhu k dispozici dvě hlavní řešení hardwarové akcelerace: GPU a FPGA. Akcelerační schémata využívající GPU/FPGA se poměrně snadno implementují. Proto, aby se trh rychleji zmocnil, většina výrobců nejprve implementuje řešení GPU/FPGA. Kvůli vysokým hardwarovým nákladům GPU a FPGA, relativně vysoké spotřebě energie a omezenému absolutnímu výkonu. Proto je řešení ASIC součástí, kterou nelze v ekosystému hardwarové akcelerace ZK ignorovat.

Jak hardwarová akcelerace slouží ZK Project Party

Poskytovatelé hardwarové akcelerace ZK mohou poskytovat služby akcelerace generace odolné vůči ZK dvěma způsoby:

  • Prostřednictvím SaaS API.

  • Poskytovat akcelerační služby (podobné prodeji těžebních strojů) prodejem hardwaru (celého stroje/čipu).

Jak jsme uvedli výše, během generování důkazů ZK jsou výpočty NTT a MSM lehce propojeny. Proto mohou poskytovatelé služeb hardwarové akcelerace podle různých granularit služeb poskytovat následující tři granulární služby.

  • Vyhrazená akcelerace NTT (vyhrazené rozhraní NTT Acceleration API/hardwarové zařízení)

  • Vyhrazená akcelerace MSM (vyhrazené rozhraní API/hardwarové zařízení pro akceleraci MSM)

  • Řešení akcelerace vše v jednom pro zrychlení NTT a MSM současně.

Rozdíly mezi poskytovateli hardwarové akcelerace

Výpočetní problémy NTT a MSM byly intenzivně studovány po mnoho let. Pro velké výrobce je obtížné dosáhnout průlomu v počítačové teorii v krátkém časovém období. Technické rozdíly mezi různými výrobci tedy spočívají spíše ve schopnostech inženýrské realizace, kontrole detailů algoritmu, výběru technologického zásobníku (hardwaru), řízení nákladů na výrobu hardwaru a možnostech návrhu produktu. Když si zákazníci vyberou dodavatele akcelerace, zaměří se na následující tři faktory:

  • Výkon hardwaru/služby a výpočetní čas výrobce v rámci stejné výpočetní úlohy.

  • Náklady na hardwarovou akceleraci při stejné výpočetní úloze jsou výpočetní náklady výrobce.

  • Snadné použití API/zařízení.

Proč investujeme do Cysic?

Cysic založili koncem srpna 2022 Leo Fan a Bowen Huang. Hlavním cílem Cysic je poskytovat služby hardwarové akcelerace pro proces generování ZK-proof projektu ZK. Kalifornie, USA a pevninská Čína. Zkušenosti těchto zakládajících členů pocházejí především z doktorandů z katedry informatiky 20 nejlepších univerzit ve Spojených státech a týmu pro návrh čipů Institutu výpočetní techniky Čínské akademie věd.

V této fázi projekt realizoval POC ověření výpočtu MSM na bázi FPGA a kód projektu je SolarMSM. V této fázi bude SolarMSM poskytovat externí služby prostřednictvím SaaS.

V současné době Cysic dosáhl záměrů spolupráce s několika předními účastníky projektu ZK a v blízké budoucnosti jim poskytne testovací služby. Podle důkazů mnoha průmyslových úřadů je SolarMSM na nejvyšší úrovni v oboru ve zrychlování výpočetního výkonu MSM.

Profil zakládajícího týmu

Oba zakladatelé mají silné technické zázemí a jsou odborníky na kryptografii a návrh hardwaru. Dr. Leo vystudoval Cornell University pod vedením mezinárodně uznávané profesorky kryptografie Elaine Shi. Před nástupem na Rutgers University jako odborný asistent Leo pracoval jako výzkumník kryptografie v Algorandu.

Další zakladatel, Bowen Huang, pracoval 6 let v Institutu výpočetní techniky Čínské akademie věd, než založil Cysic a odešel na Yale University studovat Ph.D. Designové přistání.

Málo výsledků

V současné době společnost Cysic implementovala návrh POC řešení akcelerace MSM založeného na veřejném FPGA společnosti Xilinx s kódovým označením SolarMSM. Při ověřování POC pro výpočetní úlohu MSM, jejíž vstupní velikost je 2³⁰, ji SolarMSM může urychlit na méně než jednu sekundu. Toto je aktuálně nejsilnější úroveň mezi všemi veřejnými datovými výsledky v tomto odvětví a je o 1–2 řády vyšší než mistrovský výkon soutěže ZPrize.

Rychlá implementace SolarMSM ukazuje:

  • Tým Cysic má efektivní sílu v oblasti výzkumu a vývoje a technické schopnosti. Může být navržen a implementován rychle, což je o 1–2 řády vyšší než první ZPrize, což ukazuje ohromnou výhodu rychlosti.

  • Tým Cysic má robustní schopnost řízení integrace dodavatelského řetězce. Pokud jsou PCB, odvod tepla, napájení, konektory PCIE a struktura šasi všechny přizpůsobeny paralelně, dodávka může být stále dokončena rychle během 2-3 měsíců, což je v podstatě 2-3krát rychlejší než průmyslový standard.

Zároveň je POC v této fázi také interním ověřením návrhu/vývoje hardwaru Cysic. Protože náklady na opravu chyb u čipů ASIC jsou vyšší než u řešení FPGA, úplné ověření stroje pomocí SolarMSM při velké šířce pásma, vysoké spotřebě energie a vysoké úrovni propojení může výrazně snížit riziko budoucích chyb čipu ASIC.

Technologický plán

Cysic plánuje poskytnout kompletní řešení hardwarové akcelerace ASIC, včetně výpočetní techniky NTT a MSM. V současné době projektová strana přijímá dvoustupňovou strategii výzkumu a vývoje.

Fáze 1: POC na bázi FPGA

V první fázi projektu byla vytvořena verze POC MSM a akcelerace NTT založená na veřejném FPGA společnosti Xilinx: SolarMSM. V současné době je modul pro výpočetní akceleraci MSM dokončen a výpočet MSM v měřítku 2³⁰ lze dokončit za méně než jednu sekundu, což je nejvyšší výkon mezi všemi veřejnými výsledky hardwarové akcelerace FPGA-MSM a vede konkurenci o více než 1–2 řády. Pokud nic jiného, ​​SolarMSM bude držet nejvyšší výkonnostní rekord pro hardwarovou akceleraci MSM, dokud nevyjdou čipy ASIC. Společnost Cysic dosáhla záměrů spolupráce s několika předními projekty ZK a pro tyto projekty bude nejprve poskytovat akcelerační služby MSM.

V příštích několika měsících plánuje Cysic dokončit výpočetní akcelerační modul NTT SolarNTT založený na SolarMSM. SolarNTT a SolarMSM budou nasazeny na stejném serveru, aby prováděly zrychlené výpočty založené na stejném rozsáhlém propojovacím systému FPGA. Tyto dvě sady implementací budou integrovány prostřednictvím vysokorychlostní propojovací architektury navržené společností Cysic, aby se staly all-in-one akceleračním řešením SolarZKP. SolarZKP bude poskytovat API služby externě prostřednictvím SaaS.

Fáze 2: 12nm ASIC

Po fázi POC zahájí Cysic vývojovou fázi 12nm ASIC. Cílem je dosáhnout výpočetního výkonu jednoho čipu ASIC dosahujícího výkonu celého SolarZKP (podporující výpočetní MSM i NTT a další základní funkce specifikované účastníkem projektu) a zároveň snížit spotřebu jednoho čipu na dvě řády. velikost.

Analýza trhu

Jak si zákazníci vybírají řešení hardwarové akcelerace?

Ve skutečné výrobě mají různí zákazníci ZK různé požadavky na hardwarovou akceleraci v závislosti na tom, jak citlivý je projekt ZK na dobu generování nátisku. Například:

  • Pro projekty vrstvy 2 založené na zkEVM/zkVM je jejich základním požadavkem rychlé a stabilní generování ZK nátisků. Proto budou více nakloněni volbě rychlejšího a stabilnějšího integrovaného řešení akcelerace.

  • U některých projektů ZK, které nejsou citlivé na dobu generování nátisků ZK, nemusí generovat nátisky nejvyšší rychlostí, jako jsou například nátisky směn. V tomto scénáři si zákazníci mohou flexibilně vybrat samotnou výpočetní akceleraci MSM nebo kombinovat výpočetní techniku ​​MSM a výpočetní techniku ​​NTT poskytovanou různými poskytovateli služeb v přijatelném čase, aby si vybrali nejlepší cenu.

Věříme, že v budoucnu budou existovat nástroje, které kombinují řešení různých dodavatelů hardwarové akcelerace a pomohou zákazníkům vytvářet optimální řešení.

Riziko projektu

V současné době se soutěže na hardwarově akcelerované trati ZK zúčastnilo mnoho firem. Existují rizika zpoždění vývoje projektu a tržní rizika pro projekty hardwarové akcelerace ZK založené na ASIC.

Riziko zpoždění vývoje projektu

Mezi stranou projektu ZK a výrobcem hardwarové akcelerace ZK existuje vztah vzájemné spolupráce a vzájemného úspěchu. Jako strana projektu ZK nejprve vybere první dostupné řešení hardwarové akcelerace, aby získalo tržní podíl samotného projektu ZK. Pro projekt zkEVM/zkVM je jedním z nejdůležitějších aspektů schopnost stabilně poskytovat nátisky bloků L2. Některé strany projektu ZK proto v rané fázi dosáhnou záměrů dlouhodobé spolupráce s dodavateli hardwarových akcelerací. Pokud je vývoj projektu příliš pomalý, může dojít ke ztrátě části podílu na trhu v rané fázi. Současně existuje riziko selhání v ASIC tape-out. Vlivem kapacitních omezení výrobců čipů donutí selhání vypínání pásek projekt znovu naplánovat vypínání, což způsobí zpoždění projektu.

Tržní riziko

Večírek projektu ZK lze rozdělit do dvou kategorií: kategorie soukromí a kategorie expanze. U projektů na ochranu soukromí může použití hardwarové akcelerace do určité míry snížit riziko útoků postranním kanálem, ale s ohledem na problémy s ochranou soukromí budou projekty na ochranu soukromí při výběru řešení hardwarové akcelerace ZK opatrnější, jako je nákup hardwaru přímo namísto Ne přes SaaS. servis.

Soutěž vedoucího projektu

V současné době existují v tomto odvětví tři silní konkurenti, a to Supranational, Ulvantanna a Auradine.

Nadnárodní

Supranational vstoupila na GPU akcelerovanou ZK dráhu od roku 2019 a nedávno začala zapojovat pole FPGA/ASIC. Supranational již má velmi vyspělé open-source řešení akcelerace založené na GPU a jeho výkon je v popředí odvětví. Zároveň očekáváme, že Supranational má také komerční uzavřené řešení s lepším výkonem. Nadnárodní společnost vstoupila na trh dříve, s určitými průmyslovými zdroji a dobrým peněžním tokem.

Ulvantanna

Zakládající tým je z Jump Crypto a obdržel investice od paradigma a bain krypto. Jeho síla by se neměla podceňovat.

Auradine

Ve srovnání se Seniorem má zakládající tým bohaté podnikatelské zkušenosti a platformu špičkových výrobců a kapitálu.

Další týmy hardwarové akcelerace

Zbytek týmů, jako Ingonyama a Jump Crypto, vstoupil na trať před nimi, ale jejich výkon není v této fázi tak dobrý jako SolarMSM, podle veřejných údajů.

Interní tým hardwarové akcelerace projektu ZK

V současnosti kromě specializovaných týmů pro hardwarovou akceleraci mnoho účastníků projektu ZK také interně zkoumá řešení hardwarové akcelerace, jako je zkSync a Scroll.

zkSync

zkSync volí řešení akcelerace GPU/FPGA. Podle zveřejněných výsledků na ZPrice trvá řešení GPU zkSync 2,528 sekundy, když je vstupní měřítko 2²⁶ MSM. Tento výkon je menší než jedna desetina řešení Cysic SolarMSM (výpočet 2³⁰ MSM trvá méně než 1 sekundu).

Svitek

Scroll byl interně zkoumán pro akceleraci založenou na GPU. Scroll a některé akademické instituce zároveň spolupracují na hledání lepších řešení a jejich nejnovější výsledky akademického výzkumu byly zveřejněny na ASPLOS 2023, špičkové konferenci v oblasti počítačové architektury [3]. Jako přední projekt zkEVM stojí za to se těšit a sledovat jejich následný pokrok.

Reference

[1] PipeZK: Urychlení důkazu nulových znalostí pomocí zřetězené architektury, ZhangYe

[2] FPGA Akcelerace multiskalárního násobení: CycloneMSM, JumpCrypto

[3] GZKP: GPU Accelerated Zero-Knowledge ProofSystem

ODMÍTNUTÍ ODPOVĚDNOSTI: Informace na této webové stránce jsou poskytovány jako obecný komentář k trhu a nepředstavují investiční poradenství. Doporučujeme vám, abyste si před investováním udělali vlastní průzkum.

Přidejte se k nám a sledujte novinky: https://linktr.ee/coincu

Harolde

Novinky Coincu