قامت شركة سامسونج للإلكترونيات بمراجعة استراتيجية DRAM للجيل التالي من خلال إضافة عملية B1b التي كانت مقتصرة سابقًا على مشروع إلى خريطة الطريق الرسمية الخاصة بها وإعادة تسميتها D0a، وهي أول ذاكرة DRAM من تحت 10 نانومتر لدى الشركة. ووفقًا لـ ChainCatcher، فقد تم تصنيف المنتج الذي كان يُشار إليه سابقًا باسم D0a بشكل منفصل الآن على أنه D0a-V، وهي خطوة تهدف إلى تسريع إدخال التغليف المتقدم في ذاكرة DRAM المخصصة للأغراض العامة.

ستقوم B1b بتصنيع خلايا الذاكرة ودارات السائق الطرفية على رقائق منفصلة قبل ربطهما معًا باستخدام الربط الهجين بين الرقائق (wafer-to-wafer hybrid bonding) مع وصلات نحاسية مباشرة. تتمثل ذاكرة DRAM التجارية الحالية في 1c، وهي عقدة الجيل السادس من فئة 10 نانومتر، بعرض خط يبلغ حوالي 11 إلى 12 نانومتر، بينما تتمثل العقدة التالية 1d في عقدة الجيل السابع من فئة 10 نانومتر، بعرض خط يبلغ حوالي 10 إلى 11 نانومتر، ويُنظر إليها على أنها المنتج النهائي بحكم الواقع من فئة 10 نانومتر. يمكن للـ DRAM العمودي تقليل مساحة الخلية من 6F² إلى 4F²، لكنه يواجه تحديات عالية في الحفر بنسبة عرض إلى عمق ومشكلات التسرب. يُستخدم الربط الهجين بين الرقائق بالفعل في الإنتاج الضخم لِحساسات صور CMOS وذاكرة NAND عالية التكديس.

تقوم سامسونج أيضًا بتقييم B1b لذواكر الوصول عالية النطاق من الجيل الثامن، HBM5. من المتوقع أن تدخل HBM5 مرحلة الإنتاج الضخم حوالي عام 2029، وتهدف إلى رفع سرعة التشغيل بأكثر من 50% مقارنةً بـ HBM4E. تشير تقديرات الصناعة إلى أن ذاكرة DRAM المعتمدة على D0a استنادًا إلى B1b قد تصل إلى الاستخدام التجاري في حوالي عامين، بينما قد يتم اتخاذ جدول الاستثمار الخاص بالإنتاج الضخم في وقت مبكر من منتصف العام المقبل.