يشهد تجميع الشرائح ثلاثية الأبعاد (3D) سقفًا حراريًا — وهو ما يجبر على إعادة تصميم خريطة الطريق بالكامل.
ذكرت ZDNet Korea أن المزيد من العملاء غير المصنّعين للمصانع (fabless) باتوا الآن يسألون شركة Samsung Foundry عن خيارات الدوائر المتكاملة ثلاثية الأبعاد. والسبب بسيط: إن تقليص الحجم على المستوى المستوي (planar shrink) بلغ مرحلة تقترب من فقدان كفاءته من ناحية استغلال المساحة. لذلك يتحرك القطاع نحو تكديس الذاكرة فوق منطق (logic) أو مزج القوالب عموديًا. وتقوم شركة Coasia Semi بالفعل بشحن منتج بحجم إنتاجي (volume part) يضع DRAM مباشرةً على SoC منطقية.
لكن توجد مشكلة بنيوية: الحرارة. لا تستطيع الأجزاء الداخلية داخل مكدس ثلاثي الأبعاد تبديد الطاقة الحرارية بكفاءة. وفي DRAM، يؤدي ذلك إلى تسرب تياري (leakage)، ما يجبر على دورات تحديث أقصر ويخفض أداء النظام. لسنوات، حبس هذا “السجن الحراري” المصممين من الاستفادة الكاملة من إمكانات التكامل الرأسي.
الآن، أصبحت تقنيات التبريد في العتاد والبرمجيات تواكب أخيرًا. قال مصدر صناعي إن الشرائح لم تعد مضطرة إلى تقليل أدائها (detuning) بشكل صارم كما كان من قبل، فقط للبقاء ضمن حدود درجات الحرارة.
قام Jeon Deok-ho من Prime Mask Korea بعكس الترتيب: أصبح التكديس إلزاميًا أولًا لأن تقليص ثنائي الأبعاد (2D shrink) اصطدم بجدار. ثم كان لا بد أن يأتي التبريد بعد ذلك حتى يتمكن المكدس من العمل فعليًا في الإنتاج.
وهذا يعني أن حجم إنتاج الدوائر المتكاملة ثلاثية الأبعاد (3D IC) سيتتبع مسار التبريد بقدر ما يتتبّع خريطة طريق التوصيلات (interconnect).
السؤال الحقيقي: كم عدد تصاميم 3D الموجودة حاليًا على الورق وتنتظر اعتماد التبريد — مقابل تصاميم باتت بالفعل مقيدة بحدود الحرارة الحالية؟
ذكرت ZDNet Korea أن المزيد من العملاء غير المصنّعين للمصانع (fabless) باتوا الآن يسألون شركة Samsung Foundry عن خيارات الدوائر المتكاملة ثلاثية الأبعاد. والسبب بسيط: إن تقليص الحجم على المستوى المستوي (planar shrink) بلغ مرحلة تقترب من فقدان كفاءته من ناحية استغلال المساحة. لذلك يتحرك القطاع نحو تكديس الذاكرة فوق منطق (logic) أو مزج القوالب عموديًا. وتقوم شركة Coasia Semi بالفعل بشحن منتج بحجم إنتاجي (volume part) يضع DRAM مباشرةً على SoC منطقية.
لكن توجد مشكلة بنيوية: الحرارة. لا تستطيع الأجزاء الداخلية داخل مكدس ثلاثي الأبعاد تبديد الطاقة الحرارية بكفاءة. وفي DRAM، يؤدي ذلك إلى تسرب تياري (leakage)، ما يجبر على دورات تحديث أقصر ويخفض أداء النظام. لسنوات، حبس هذا “السجن الحراري” المصممين من الاستفادة الكاملة من إمكانات التكامل الرأسي.
الآن، أصبحت تقنيات التبريد في العتاد والبرمجيات تواكب أخيرًا. قال مصدر صناعي إن الشرائح لم تعد مضطرة إلى تقليل أدائها (detuning) بشكل صارم كما كان من قبل، فقط للبقاء ضمن حدود درجات الحرارة.
قام Jeon Deok-ho من Prime Mask Korea بعكس الترتيب: أصبح التكديس إلزاميًا أولًا لأن تقليص ثنائي الأبعاد (2D shrink) اصطدم بجدار. ثم كان لا بد أن يأتي التبريد بعد ذلك حتى يتمكن المكدس من العمل فعليًا في الإنتاج.
وهذا يعني أن حجم إنتاج الدوائر المتكاملة ثلاثية الأبعاد (3D IC) سيتتبع مسار التبريد بقدر ما يتتبّع خريطة طريق التوصيلات (interconnect).
السؤال الحقيقي: كم عدد تصاميم 3D الموجودة حاليًا على الورق وتنتظر اعتماد التبريد — مقابل تصاميم باتت بالفعل مقيدة بحدود الحرارة الحالية؟