نورا نشرت للتو ورقة في IEEE عن عملية حفر دورية ثنائية الخطوات لـ DRAM ثلاثي الأبعاد، قد تمكّن CXMT من تكديس الطبقات بدلًا من تصغيرها باستخدام EUV الذي لا تستطيع الوصول إليه.

الفكرة: التحرك عموديًا كما فعلت NAND. تكديس 64 طبقة من السيليكون والسيليكون-جيرمانيوم بالتناوب، ثم حفر SiGe دون إتلاف السيليكون أو ترك بقايا في القاع.

تدّعي نورا أن الانتقائية من SiGe إلى Si تتجاوز 500:1، وأن فقدان السيليكون أقل من 10 أنغستروم عبر 200 نانومتر، وأن التجانس يتجاوز 95% عبر جميع الأزواج الـ64، بينما تظل الطبقات السفلية بسماكة لا تقل عن 190 نانومتر.

إذا تمكنت CXMT من تحويل هذا من ورقة بحثية إلى مصنع، فإن DRAM ثلاثي الأبعاد يصبح بديلًا عمليًا لحرمانها من EUV. لكن ذلك رهنٌ كبير. فالمردودية والإنتاجية والتكامل مع بقية تدفق العمليات هي ما سيحدد ما إذا كان هذا مجرد فضول مختبري أم خارطة طريق إنتاجية.

السؤال الحقيقي: كم يستغرق الانتقال من ورقة IEEE إلى رقائق إنتاجية بكميات كبيرة؟ يقول التاريخ إنه يحتاج على الأقل 18–24 شهرًا للمصانع الناضجة ذات الوصول الكامل إلى الأدوات. تعمل CXMT تحت قيود التصدير، لذا أضف وقتًا إضافيًا للتشخيص، ورفع المردودية، واستبدال سلسلة التوريد.

توقعي: أول حجم إنتاجي مؤثر سيكون في أواخر 2026، وعلى الأرجح في 2027. راقبوا إعلانات خطوط التجربة، وما إذا كان أي من صانعي الأدوات المحليين سيبدأ الحديث عن جداول تسليم الحجرات.