في مجال الهندسة العكسية للدوائر المتكاملة، حكمت TechInsights لعقود. في عطلة نهاية الأسبوع الماضية، أصدر Dylan Patel من SemiAnalysis أول تقرير تفكيك علني من مختبر STEEL التابع له (مختبر الهندسة والتقييم)، والذي يستهدف أحد أكثر الرقائق شهرة في العالم، وهو معالج Kirin 9030 Pro في هاتف Huawei Mate 80 Pro، الذي يستخدم أحدث عملية تصنيع N+3 من SMIC.
اللحظة مثيرة للاهتمام. يتم بيع TechInsights من قبل الأسهم الخاصة، بينما تجاوزت إيرادات SemiAnalysis تلك العملاق القديم. اختار Dylan أن يبرز في هذه اللحظة باستخدام تقرير تفكيك عالي التقنية، مصحوبًا بصور حقيقية للرقائق من مختبر أوريغون.
عنوان التقرير قنبلة بحد ذاته: تبلغ أصغر مسافة بين الخطوط المعدنية (M0 pitch) في SMIC N+3 نحو 32.5nm فقط، وهي أقل من مسافة 36nm في تقنية 18A التي يستخدمها أحدث معالجات Intel Panther Lake.
هل حققت SMIC مسافة بين الخطوط المعدنية أدق من Intel من دون آلة طباعة حجرية بتقنية EUV؟
لو اكتُفي بقراءة العنوان، لكفى هذا الخبر لإثارة ضجة في قطاع أشباه الموصلات كله. لكن SemiAnalysis نفسها خففت الحماسة في الفقرة الثانية من التقرير، واصفةً الأمر بأنه «مقياس منتقى بعناية» (cherry-picked metric).
سيشرح لك هذا المقال تقرير التفكيك هذا،
مضاهاة الكثافة بكلفة باهظة
لقد عادل N+3 لدى SMIC بالفعل TSMC N6 من حيث كثافة الترانزستورات.
استخدم مختبر STEEL تحليل المقاطع العرضية بالمجهر الإلكتروني النافذ (TEM)، وقاس كثافة Bohr في N+3 فوجدها 113.4 MTr/mm²، أي أعلى قليلًا من 107.7 MTr/mm² في TSMC N6. وانخفض ارتفاع الخلية من 252nm في N+2 إلى 228nm، كما تقلصت المسافة بين بوابات التلامس (CGP) من 63nm إلى 57nm. وتشير هذه الأرقام مجتمعة إلى أن SMIC حققت كثافة منطقية بمستوى 7nm الناضج لدى TSMC، باستخدام الطباعة الحجرية DUV وحدها ومن دون EUV.
ما الثمن؟
تستخدم طبقة M0 لدى SMIC تقنية التنميط الرباعي ذاتي المحاذاة (SAQP)، أي معالجة نمط القناع الضوئي أربع مرات للحصول على خطوط أدق. أما طبقة TSMC N6 نفسها، فلا تحتاج إلا إلى التنميط المزدوج (SADP). ويعني التنميط الرباعي أقنعة ضوئية أكثر، ومتطلبات أعلى لدقة المحاذاة الطبقية، وعمليات تصنيع أشد تعقيدًا، وتكاليف أعلى.
يُظهر المقطع العرضي لدى SemiAnalysis مباشرةً ثمن استخدام SAQP: إذ تظهر أخاديد M0 في N+3 بشكل شبه منحرف مقلوب واضح (قاعدتها أضيق من أعلاها)، مع شريط غني بالحاجز ظاهر بوضوح عند قاع الأخدود. ورغم أن هذا الشكل يساعد على ملء النحاس، فإن صعوبة ضبط العملية ترتفع بشدة عند هذه المسافة البالغة 32.5nm.
وبتشبيه يفهمه المتداول: تطبع SMIC أوراقًا نقدية بالقيمة الاسمية نفسها، لكن كلفة طباعة كل ورقة تبلغ أضعاف كلفة TSMC، كما أن مخاطر انخفاض نسبة العائد أكبر. الكثافة واحدة، لكن الاقتصاديات مختلفة تمامًا.
Kirin 9030: عصر كل شبر من السيليكون في ظل القيود
قدرة هواوي هاي سيليكون على تصميم الرقائق قصة من مستوى آخر.
من حيث مساحة الشريحة، فإن Kirin 9030 تكاد تكون بالحجم نفسه للجيل السابق 9020 (نحو 140mm²)، لكنها تضم مكونات أكثر: ارتقى المعالج المركزي من نواة كبيرة واحدة وثلاث نوى متوسطة إلى نواة كبيرة وأربع نوى متوسطة، وزاد عدد وحدات الحوسبة في معالج الرسوميات من أربع إلى ست، كما أضيفت نواة Tiny إلى وحدة NPU، وتوسعت سعات الذاكرة المخبأة على جميع المستويات. وقد أتاحت زيادة الكثافة في N+3 لهواوي حشر مزيد من الوحدات المنطقية في الحجم نفسه للشريحة.
أما من حيث الأداء، فقد استشهد مختبر STEEL ببيانات اختبارات أداء منشورة، وقدم تقييمًا واضحًا: يقترب أداء معالج الرسوميات في Kirin 9030 (Maleoon 935) من مستوى الهواتف الرائدة لعام 2022. وقد ارتفعت نتيجته في اختبار 3DMark WLE بنسبة 70% مقارنةً بالجيل السابق، متجاوزةً Snapdragon 8+ Gen 1 بقليل، لكنها لا تزال أقل من Snapdragon 8 Elite Gen 5 الرائد حاليًا بما يتراوح بين 2.4 و2.6 مرة.
وتوضح حالة وحدة المعالجة المركزية الأمر أكثر. فأداء نواة TaiShan Prime الكبيرة لكل دورة ساعة (IPC) يقارب مستوى Arm Cortex-X2، وهو تصميم يعود إلى عام 2021. أما نواة Firestorm في شريحة M1 التي أطلقتها Apple عام 2020، فلا يزال أداؤها في IPC أعلى بنسبة 35%. وترتفع هذه النسبة إلى 60% في نواة P الأحدث لدى Apple M5، بينما يبلغ الأداء المطلق 2.7 ضعف.
لا يكمن سبب الفجوة في التصميم، بل في عملية التصنيع. تستخدم Apple وQualcomm تقنيتي TSMC N4 وN3P، اللتين تتمتعان بميزة جوهرية في منحنى الجهد والتردد: إذ يمكنهما حشر عدد أكبر من الترانزستورات في المساحة نفسها، وتحقيق تردد أعلى عند استهلاك الطاقة نفسه. ويضاهي مستوى تصميم هواوي الأساسي مستوى الجيل السابق لدى الشركات الرائدة في القطاع، لكنه عالق في تقنيات تصنيع تعود إلى جيلين سابقين.
حين يتعذر مواصلة تصغير عمليات التصنيع، تستعد هواوي لـ«طيّ» التصميم
أما الجزء الأكثر استشرافًا للمستقبل في التقرير، فهو قانون «التصغير الزمني» τ وخارطة طريق LogicFolding اللذان أعلنت عنهما هواوي في مؤتمر ISCAS لعام 2026.
يتقدم التصغير التقليدي لأشباه الموصلات على مستوى ثنائي الأبعاد: نصغّر الترانزستورات ونرقّق الخطوط المعدنية. وهذا جوهر ما ظل قانون مور يفعله لعقود. أما مفهوم هواوي الجديد، «التصغير الزمني» τ، فيحوّل هدف التحسين من المجال المكاني إلى المجال الزمني. ويتمثل جوهره في تقليص كلفة الوقت اللازمة لنقل البيانات ومعالجتها، بما يشمل تأخير تبديل الترانزستورات، وتأخير انتشار الإشارة، وتأخير الحوسبة والتخزين.
يمثل LogicFolding التطبيق الهندسي لهذه النظرية. وببساطة، تُقسّم الوحدة المنطقية نفسها إلى طبقتين، وتُكدّسان وجهًا لوجه، ثم تُوصَلان عبر الربط الهجين ذي المسافات فائقة الدقة. والفائدة المباشرة من ذلك هي تقصير أطول مسارات الإشارة. ففي الرقائق الحديثة، يُستهلك قدر كبير من الطاقة ويُفقد قدر كبير من الزمن في تشغيل التوصيلات الطويلة ومخازن الإشارة الوسيطة. وعند طي المنطق رأسيًا، تقصر المسارات الحرجة، فيمكن رفع التردد وخفض استهلاك الطاقة.
طرحت هواوي خارطة طريق طموحة: يبلغ تردد النواة الكبيرة في Kirin 9030 نحو 2.75GHz، وقد نجح المختبر بالفعل في تشغيل عينة تجريبية بتردد 3.39GHz. والهدف هو بلوغ 5GHz بحلول عام 2031، مع رفع الكثافة المكافئة إلى 295 MTr/mm² عبر التكديس ثلاثي الأبعاد، بما يوازي مستوى TSMC 14A.
وتتعامل SemiAnalysis مع هذا الأمر بحذر. إذ تشير إلى أن هواوي تحتسب الكثافة بطريقة تختلف عن المسابك التقليدية: فكثافة التكديس ثلاثي الأبعاد تُحسب على أساس مساحة التغليف، ومن الطبيعي أن ينتج عن تكديس طبقات متعددة من المنطق النشط رقم أعلى. ولو استُخدمت الطريقة نفسها لحساب كثافة AMD MI450X (الطبقة العليا N2 والسفلى N3P)، لبلغت الكثافة النظرية 460.2 MTr/mm²، متجاوزةً بكثير هدف هواوي لعام 2031.
لكن الاتجاه بحد ذاته يستحق الاهتمام. فاتباع هواوي لهذا المسار يعني في جوهره، في ظل القيود المفروضة على عمليات التصنيع، نقل «عمل المسبك إلى شركة تصميم الأنظمة». تستخدم AMD التكديس ثلاثي الأبعاد لذاكرة V-Cache، وتنقل في AMD MI350X وحدات الإدخال والإخراج والربط إلى الشريحة السفلية، أما ما تريد هواوي فعله فأكثر جذرية: تفكيك الكتلة المنطقية نفسها وتوزيعها عموديًا، وهو تحدٍ هندسي من مستوى آخر.
ضوابط التصدير تعيد تشكيل أبعاد المنافسة
وكان استنتاج SemiAnalysis الأخير مباشرًا: لم تمنع ضوابط التصدير تقدم الرقائق الصينية، لكنها غيّرت مسار هذا التقدم وكلفته.
يثبت N+3 لدى SMIC أن الوصول إلى كثافة منطقية بمستوى N6 ممكن من دون EUV. لكن هذا المسار أعلى تكلفة، وأكثر تعقيدًا في التصنيع، وأصعب من حيث التحكم في نسبة العائد. ومع التقدم، تزداد صعوبة كل خطوة إضافية: أقنعة ضوئية أكثر، ومتطلبات أشد لدقة المحاذاة الطبقية، وأنماط متعددة أعلى تكلفة. نظريًا، يمكن أن يحقق N+4 كثافة قدرها 137.8 MTr/mm² (بما يعادل N5 لدى TSMC)، وإذا أُضيفت التغذية الكهربائية من الجهة الخلفية في N+5، فقد يقترب حتى من مكتبة HP لدى Intel 18A. لكن كل خطوة أصعب وأغلى من سابقتها، وهامش الخطأ فيها أضيق.
وفي الوقت نفسه، يجري نقل عمليتي التصنيع N+2 وN+3 لدى SMIC إلى Hua Hong، وقد تكون شركات التصميم مثل Alibaba T-Head وCambricon من المستفيدين أيضًا. إن انتقال المعرفة التصنيعية للرقائق من مسبك واحد إلى منظومة متكاملة يضعف أكثر فاعلية العقوبات التي تستهدف شركة بعينها.
أما في جانب التصميم، فتعمل هواوي وجامعة بكين على تطوير نموذج أولي لأداة EDA محلية لـLogicFolding. لا يعني هذا أنها حلت محل سلسلة الأدوات المتكاملة لدى Synopsys وCadence، لكن أدوات EDA المحلية تتطور باتجاه «التحسين التعاوني بين المعمارية وعملية التصنيع والتغليف».
تفصيل لافت: اكتشف STEEL أثناء تفكيك الشريحة أن ذاكرة DRAM في Kirin 9030 Pro مصدرها سامسونغ (K4L2E165YD، LPDDR5X-9600، عقدة تصنيع 1a)، بينما تضم نسخة Pro Max بسعة 16GB حزمًا من سامسونغ وChangXin Memory (CXMT) معًا. ويشير تاريخ تغليف رقائق ChangXin إلى الأسبوع الخامس والأربعين من عام 2025، فيما تعادل كثافة التصنيع فيها مستوى 1z في القطاع. وهذا يعني أن رقائق الذاكرة الصينية بدأت تدخل سلسلة توريد هواتف هواوي الرائدة، رغم أن تقنيتها التصنيعية لا تزال متأخرة جيلًا أو جيلين عن سامسونغ وSK Hynix.
بالنسبة إلى المستثمرين، فإن الإشارة التي تستحق المتابعة حقًا هي ما إذا كان مسار هواوي للتكديس ثلاثي الأبعاد يستطيع، مع إبقاء التكاليف تحت السيطرة، إيصال الرقائق الصينية إلى مستوى كافٍ للاستخدام في الهواتف واستدلال الذكاء الاصطناعي ومعدات الشبكات وغيرها من المجالات.
ما إن يتأكد بلوغ مستوى كافٍ للاستخدام، حتى تُعاد تسعيرة القيمة الاستراتيجية لسلسلة التوريد هذه.